Título :	Simplificación de arquitectura para bancos de motores de inducción trifásicos con FPGA SoC, y su implementación para control difuso
Autor(es):	Juan Pablo Mateos Paullada
Palabras clave:	Ingeniería y Tecnología Ciencias Tecnológicas Electrónica
Fecha de publicación :	25-nov-2022
Editorial :	Ingeniería
Facultad:	Facultad de Ingeniería
Programa académico:	Ingeniería en Automatización
Resumen:	La presente tesis propone una simplificación en el diseño de los bancos de pruebas para motores de inducción trifásicos que estamos acostumbrados a ver, tanto en libros de control de motores, como en modelos funcionales utilizados en la industria. Dicha simplificación no reduce las capacidades del circuito en cuanto al desempeño, ni en procesamiento. La idea es tener las etapas de control, monitoreo y procesamiento de señales en un sólo circuito integrado, un FPGA SoC. Para justificar la hipótesis, se presenta un modelo práctico del sistema propuesto. Mismo que es explicado a detalle, incluyendo todo el proceso de diseño y las consideraciones teóricas que se tuvieron en cada etapa para poder obtener el resultado deseado. La propuesta de simplificar la arquitectura, usando como base la tecnología FPGA (Field Programmable Gate Array) SoC (System on Chip), de la marca Intel, qué será explicada en el documento. Por un lado, se conecta a una tarjeta de muestreo, qué contiene convertidores analógico digital (ADC), junto a una etapa de acoplamiento de señales de los mismos. Por otro lado, se conecta a un inversor trifásico de un kilovatio. El proceso de diseño y la justificación teórica de tanto la tarjeta de muestreo, como el inversor, también serán cubiertos más adelante. Finalmente, se mostrarán los resultados, para que en un futuro se pueda hacer su implementación con lógica difusa.
URI:	https://ri-ng.uaq.mx/handle/123456789/8577
Aparece en:	Ingeniería en Automatización

Los ítems de DSpace están protegidos por copyright, con todos los derechos reservados, a menos que se indique lo contrario.