Por favor, use este identificador para citar o enlazar este ítem:
https://ri-ng.uaq.mx/handle/123456789/7291Registro completo de metadatos
| Campo DC | Valor | Lengua/Idioma |
|---|---|---|
| dc.rights.license | http://creativecommons.org/licenses/by-nd/4.0 | es_ES |
| dc.contributor | Jesús Carlos Pedraza Ortega | es_ES |
| dc.creator | Luis Ángel Reyes Cruz | es_ES |
| dc.date | 2015-06 | - |
| dc.date.accessioned | 2016-12-05T15:26:02Z | - |
| dc.date.available | 2016-12-05T15:26:02Z | - |
| dc.date.issued | 2015-06 | - |
| dc.identifier | 1474 - RI002727.PDF | es_ES |
| dc.identifier.uri | https://ri-ng.uaq.mx/handle/123456789/7291 | - |
| dc.description | En éste trabajo se presenta el diseño de un transmisor de datos digital utilizando un esquema de detección y corrección de errores, además de una modulación por desplazamiento de fase (BPSK). Este diseño es implementado en una tarjeta de desarrollo con tecnología FPGA. Se propone una metodología que consiste en un análisis de los componentes y características fundamentales que involucran a los sistemas de comunicaciones en general; posteriormente se llevó a cabo un análisis de los elementos involucrados en las comunicaciones digitales con énfasis en la etapa de transmisión, de manera que se puedan describir las consideraciones y procesos que deben tenerse en cuenta para su implementación. Teniendo como base lo anterior, se desarrolló el modelo del transmisor definiendo cada una de sus etapas y comprobando este modelo mediante una simulación en Simulink. Con el esquema definido de las etapas del transmisor, se elaboró cada una de ellas en VHDL, validando el correcto funcionamiento de las etapas mediante el toolbox Xilinx System Generetor. Una vez validado el funcionamiento del modelo, se sintetizó el código VHDL para su implementación en una tarjeta de desarrollo FPGA, se utilizó un osciloscopio digital para visualizar las señales de salida. Por último se analizaron los resultados obtenidos de la implementación y se compararon con los resultados de la simulación. Se evaluaron los recursos utilizados de la tarjeta de desarrollo, para el transmisor; se describieron las limitaciones y mejoras posibles para trabajo fututo. | es_ES |
| dc.format | Adobe PDF | es_ES |
| dc.language.iso | spa | es_ES |
| dc.publisher | Universidad Autónoma de Querétaro | es_ES |
| dc.relation.requires | No | es_ES |
| dc.rights | Acceso Abierto | es_ES |
| dc.subject | Transmisor | es_ES |
| dc.subject | BPSK | es_ES |
| dc.subject | VHDL | es_ES |
| dc.title | Transmisor digital de datos con modulación BPSK mediante tecnología FPGA | es_ES |
| dc.type | Tesis de licenciatura | es_ES |
| dc.contributor.role | Director | es_ES |
| dc.degree.name | Ingeniería en Telecomunicaciones y Redes | es_ES |
| dc.degree.department | Facultad de Informática | es_ES |
| dc.degree.level | Licenciatura | es_ES |
| Aparece en: | Ingeniería en Telecomunicaciones y Redes | |
Ficheros en este ítem:
| Fichero | Descripción | Tamaño | Formato | |
|---|---|---|---|---|
| RI001474.PDF | 2.67 MB | Adobe PDF |  Visualizar/Abrir |
Los ítems de DSpace están protegidos por copyright, con todos los derechos reservados, a menos que se indique lo contrario.
