Por favor, use este identificador para citar o enlazar este ítem: https://ri-ng.uaq.mx/handle/123456789/6823
Título : Sistema de control borroso para riego localizado basado en arreglos de Compuertas programables en campo FPGA
Autor(es): Domingo José Gómez Meléndez
Palabras clave: Control lógico borroso
Sistema de riego
FPGA
Fecha de publicación : abr-2008
Editorial : Universidad Autónoma de Querétaro
Facultad: Facultad de Ingeniería
Programa académico: Doctorado en Ingeniería
Resumen: Hace muchos años la situación medio ambiental del planeta ha estado en consideración de varios proyectos. El crecimiento de la población es un hecho que parece llevarnos irremediablemente a un incremento en las demandas de alimentos. El crecimiento solo es sostenible si somos capaces de aumentar en un gran porcentaje la producción de alimentos. La demanda ejercerá una mayor presión sobre los recursos hídricos y sólo puede considerarse sostenible si somos capaces de incrementar su eficiencia en el uso de los actuales sistemas productivos. Es imperante la producción con calidad y altos rendimientos, donde se hace necesario la utilización de técnicas que nos permitan un ahorro importante de agua, mano de obra y fertilizantes. En este trabajo se presenta el desarrollo de un sistema de control borroso para riego basado en arreglos de compuertas programables en campo (FPGA) que puede controlar la ferti-irrigación en un invernadero. La lógica borrosa como parte de las técnicas de inteligencia artificial ofrece una atractiva y bien establecida forma de resolver estos problemas de control, además en un control borroso la robustez y el bajo costo son inherentes. Los algoritmos de control son implementados en FPGA. El FPGA además de ser flexible (este puede se fácilmente reconfigurado y rehusado para diferentes diseños) provee prototipos rápidos y ofrece la capacidad de desarrollar múltiples operaciones en el mismo tiempo, produciendo buenos resultados económicos. El diseño, la compilaron y simulación de el sistema fueron desarrollados en Active-HDL usado el lenguaje de descripción de hardware VHDL. Los resultados de la simulación y experimentos muestran la simplicidad del diseño, la viabilidad de su implementación y el bajo costo de la utilización de la lógica borrosa y la tecnología de FPGA.
URI: https://ri-ng.uaq.mx/handle/123456789/6823
Otros identificadores : 798 - RI001390.pdf
Aparece en: Doctorado en Ingeniería

Ficheros en este ítem:
Fichero Descripción Tamaño Formato  
RI000798.pdf11.29 MBAdobe PDFPortada
Visualizar/Abrir


Los ítems de DSpace están protegidos por copyright, con todos los derechos reservados, a menos que se indique lo contrario.