Por favor, use este identificador para citar o enlazar este ítem: https://ri-ng.uaq.mx/handle/123456789/6325
Registro completo de metadatos
Campo DC Valor Lengua/Idioma
dc.rights.licensehttp://creativecommons.org/licenses/by-nd/4.0es_ES
dc.contributorGonzalo Macías Bobadillaes_ES
dc.creatorEmanuel Ruiz Gómezes_ES
dc.date2012-02-
dc.date.accessioned2016-08-22T20:03:06Z-
dc.date.available2016-08-22T20:03:06Z-
dc.date.issued2012-02-
dc.identifier394 - RI000554.pdfes_ES
dc.identifier.urihttps://ri-ng.uaq.mx/handle/123456789/6325-
dc.descriptionEl presente trabajo presenta una propuesta para la creación de código reutilizable VHDL para el diseño de Redes de Petri (PN). Una Red de Petri es una herramienta desarrollada para el modelado, análisis y descripción del flujo de información. Es de gran utilidad para representar procesos en los que se requiere hallar un modelo matemático descriptivo, que a su vez pueda ser estudiado por medio de una simulación en software e implementado por medio de hardware. En el contenido de este trabajo se plantea que, por medio de una metodología, se puede implementar cualquier red de petri en tarjetas programables, sin importar el tamaño y la configuración de la misma. Se proponen dos estrategias de diseño diferentes; un modelo bottom-up, el cual plantea que primero se realicen partes individuales y se diseñen a detalle, para luego unirlas en un conjunto que desarrolle una función. Una vez que se conoce la lógica obtenida por el procedimiento anterior (Método de Implementación, Simulación de Lugares y Transiciones), se compara con la segunda estrategia, que consiste en la representación del modelo en máquinas de estados finitos. Se optó por la primera ya que por la sencillez de su estructura, facilita la comprensión y elección del método de programación de acuerdo a las necesidades de la aplicación. Por medio de las simulaciones realizadas para un ejemplo específico (el diagrama de control de un VREI), se confirma el correcto funcionamiento de la red propuesta.es_ES
dc.formatAdobe PDFes_ES
dc.language.isospaes_ES
dc.publisherUniversidad Autónoma de Querétaroes_ES
dc.relation.requiresNoes_ES
dc.rightsAcceso Abiertoes_ES
dc.subjectRed de Petries_ES
dc.subjectVHDLes_ES
dc.subjectFPGAes_ES
dc.titleTraducción de un modelo de control de 38 estados en redes de Petri a VHDLes_ES
dc.typeTesis de licenciaturaes_ES
dc.contributor.roleDirectores_ES
dc.degree.nameIngeniería en Automatizaciónes_ES
dc.degree.departmentFacultad de Ingenieríaes_ES
dc.degree.levelLicenciaturaes_ES
Aparece en: Ingeniería en Automatización

Ficheros en este ítem:
Fichero Descripción Tamaño Formato  
RI000394.pdf963.24 kBAdobe PDFPortada
Visualizar/Abrir
Mostrar el registro sencillo del ítem


Los ítems de DSpace están protegidos por copyright, con todos los derechos reservados, a menos que se indique lo contrario.