Día tras día se busca mejorar la tecnología para así poder conseguir mejores resultados en sus aplicaciones, buscando siempre una oportunidad de mejora. En el presente trabajo se elabora la arquitectura digital para poder controlar un inversor monofásico a partir de la síntesis digital de señales, esto gracias al lenguaje en VHDL en conjunto con la tecnología FPGA, incorporando la configurabilidad y en cómputo en paralelo. Previo al armado del inversor se realizó una simulación en Matlab probando el funcionamiento del SPWM en los dispositivos de potencia. Posterior a esto, se realizó la descripción en VHDL del código para obtener los pulsos de salida de la modulación SPWM a través del FPGA. La tarjeta que se utilizó fue una DE0-nano de la familia Altera. Con la finalidad de probar el inversor se muestra la aplicación a diferentes cargas tales como iluminarias, fuentes de PC y un motor de CD, así como diferentes condiciones para cada una de ellas, variando la frecuencia y su voltaje de salida. Resultados finales muestran parámetros de operación del inversor, así como un prototipo del mismo.