Título :	Aplicación de un modelo de comunicación inter-núcleo en microcontroladores multinúcleo
Autor(es):	Carlos Antonio Mosqueda Arvizu
Palabras clave:	Tiempo de ejecución lógica Acceso múltiple por división de tiempo Comunicación entre núcleos
Área:	INGENIERÍA Y TECNOLOGÍA
Fecha de publicación :	sep-2024
Editorial :	Facultad de Informática
Páginas:	1 recurso en línea (88 páginas)
Folio RI:	IFMAC-309324
Facultad:	Facultad de Informática
Programa académico:	Maestría en Sistemas Computacionales
Resumen:	La aparición de los microcontroladores y los procesadores multinúcleo ha sido influenciada por la necesidad de procesar una gran cantidad de datos en periodos muy cortos. Las industrias como la automotriz y la aeronáutica han iniciado la adopción de estas tecnologías con la finalidad posibilitar la implementación de nuevas funcionalidades de confort, tal como la conducción autónoma, así como para cumplir con los más recientes estándares de seguridad funcional. El uso del procesamiento concurrente supone retos para la implementación de las aplicaciones que fueron diseñadas para ser ejecutadas de manera lineal. Los recursos de los de hardware, como la memoria, se comparten ahora entre múltiples núcleos de procesamiento, lo que dificulta la predicción del flujo de datos y causa problemas de concurrencia, cuestiones que degradan el desempeño de los algoritmos implementados. Este trabajo de tesis propone la integración de dos modelos de comunicación para mitigar los efectos adversos del procesamiento paralelo en la memoria compartida. El primer modelo es el Tiempo de Ejecución Lógica (LET), el cual se ha vuelto popular en los años recientes por su naturaleza determinista y sincronización sin mecanismos bloqueantes. El segundo es el método de Acceso Múltiple por División de Tiempo (TDMA), el cual provee asilamiento temporal, así como un método de sincronización utilizando ranuras de tiempo. El mecanismo propuesto permite que el flujo de datos entre núcleos sea predecible, así como sincronizado, mitigando los problemas generados por la concurrencia de la ejecución por núcleos paralelos. La contribución de este documento es principalmente la integración de ambos modelos con la intención de reducir la cantidad y la variabilidad de la latencia en el flujo de datos entre núcleos de procesamiento, mientras se provee coherencia y determinismo. Esto incluye análisis de latencias y variabilidad, así como la comparación contra otras propuestas de solución. La solución propuesta se implementó y evaluó en una tarjeta de desarrollo enfocada a productos automotrices y se discuten los resultados.
URI:	https://ri-ng.uaq.mx/handle/123456789/11248
Aparece en:	Maestría en Sistemas Computacionales

Los ítems de DSpace están protegidos por copyright, con todos los derechos reservados, a menos que se indique lo contrario.