Por favor, use este identificador para citar o enlazar este ítem: https://ri-ng.uaq.mx/handle/123456789/11248
Registro completo de metadatos
Campo DC Valor Lengua/Idioma
dc.rights.licensehttps://creativecommons.org/licenses/by-nc-nd/4.0es_ES
dc.contributorJulio Alejandro Romero Gonzálezes_ES
dc.creatorCarlos Antonio Mosqueda Arvizues_ES
dc.date.accessioned2024-11-25T16:57:03Z-
dc.date.available2024-11-25T16:57:03Z-
dc.date.issued2024-09-
dc.identifier.urihttps://ri-ng.uaq.mx/handle/123456789/11248-
dc.descriptionLa aparición de los microcontroladores y los procesadores multinúcleo ha sido influenciada por la necesidad de procesar una gran cantidad de datos en periodos muy cortos. Las industrias como la automotriz y la aeronáutica han iniciado la adopción de estas tecnologías con la finalidad posibilitar la implementación de nuevas funcionalidades de confort, tal como la conducción autónoma, así como para cumplir con los más recientes estándares de seguridad funcional. El uso del procesamiento concurrente supone retos para la implementación de las aplicaciones que fueron diseñadas para ser ejecutadas de manera lineal. Los recursos de los de hardware, como la memoria, se comparten ahora entre múltiples núcleos de procesamiento, lo que dificulta la predicción del flujo de datos y causa problemas de concurrencia, cuestiones que degradan el desempeño de los algoritmos implementados. Este trabajo de tesis propone la integración de dos modelos de comunicación para mitigar los efectos adversos del procesamiento paralelo en la memoria compartida. El primer modelo es el Tiempo de Ejecución Lógica (LET), el cual se ha vuelto popular en los años recientes por su naturaleza determinista y sincronización sin mecanismos bloqueantes. El segundo es el método de Acceso Múltiple por División de Tiempo (TDMA), el cual provee asilamiento temporal, así como un método de sincronización utilizando ranuras de tiempo. El mecanismo propuesto permite que el flujo de datos entre núcleos sea predecible, así como sincronizado, mitigando los problemas generados por la concurrencia de la ejecución por núcleos paralelos. La contribución de este documento es principalmente la integración de ambos modelos con la intención de reducir la cantidad y la variabilidad de la latencia en el flujo de datos entre núcleos de procesamiento, mientras se provee coherencia y determinismo. Esto incluye análisis de latencias y variabilidad, así como la comparación contra otras propuestas de solución. La solución propuesta se implementó y evaluó en una tarjeta de desarrollo enfocada a productos automotrices y se discuten los resultados.es_ES
dc.formatpdfes_ES
dc.format.extent1 recurso en línea (88 páginas)es_ES
dc.format.mediumcomputadoraes_ES
dc.language.isospaes_ES
dc.publisherFacultad de Informáticaes_ES
dc.relation.requiresNoes_ES
dc.rightsopenAccesses_ES
dc.subjectTiempo de ejecución lógicaes_ES
dc.subjectAcceso múltiple por división de tiempoes_ES
dc.subjectComunicación entre núcleoses_ES
dc.subject.classificationINGENIERÍA Y TECNOLOGÍAes_ES
dc.titleAplicación de un modelo de comunicación inter-núcleo en microcontroladores multinúcleoes_ES
dc.typeTesis de maestríaes_ES
dc.creator.tidORCIDes_ES
dc.contributor.tidORCIDes_ES
dc.creator.identificador0009-0002-8489-3039es_ES
dc.contributor.identificador0000-0001-7257-7595es_ES
dc.contributor.roleDirector de tesises_ES
dc.degree.nameMaestría en Sistemas Computacionaleses_ES
dc.degree.departmentFacultad de Informáticaes_ES
dc.degree.levelMaestríaes_ES
dc.format.supportrecurso en líneaes_ES
dc.matricula.creator309324es_ES
dc.folioIFMAC-309324es_ES
Aparece en: Maestría en Sistemas Computacionales

Ficheros en este ítem:
Fichero Descripción Tamaño Formato  
IFMAC-309324.pdf3.43 MBAdobe PDFVisualizar/Abrir
Mostrar el registro sencillo del ítem


Los ítems de DSpace están protegidos por copyright, con todos los derechos reservados, a menos que se indique lo contrario.