Por favor, use este identificador para citar o enlazar este ítem: https://ri-ng.uaq.mx/handle/123456789/935
Registro completo de metadatos
Campo DC Valor Lengua/Idioma
dc.rights.licensehttp://creativecommons.org/licenses/by-nd/4.0es_ES
dc.contributorRodrigo Castañeda Mirandaes_ES
dc.creatorGerardo Ornelas Vargases_ES
dc.date2008-06-
dc.date.accessioned2018-12-14T17:24:10Z-
dc.date.available2018-12-14T17:24:10Z-
dc.date.issued2008-06-
dc.identifierAlgoritmo SADes_ES
dc.identifierEstéreo FPGAes_ES
dc.identifierImágeneses_ES
dc.identifier.urihttp://ri-ng.uaq.mx/handle/123456789/935-
dc.descriptionEl presente trabajo es la primer parte de la implementación de un sistema genérico de visión estereoscópica en FPGA. Abarca desde la interfaz con los sensores de imagen CMOS, hasta la implementación de un algoritmo de búsqueda por área para la generación de mapas de disparidades. Las etapas de calibración y rectificación fueron realizadas con herramientas de Matlab. El aporte del trabajo es un enfoque novedoso en la implementación del algoritmo de búsqueda por área logrando incrementar la capacidad de procesamiento de 1.03 fps hasta 12.79 fps con la posibilidad de duplicarlo agregando una serie de registros. Respecto a otros trabajos se mejora el desempeño del algoritmo quedando a un nivel competitivo con algoritmos de búsqueda por características. Como parte de los resultados, se muestran los recursos utilizados en el FPGA por cada una de las etapas implementadas y los resultados de cada etapa del procesamiento con las imágenes de prueba sawtooth, venus, cones y Tsukuba.es_ES
dc.description"This work is the generic stereo vision system FPGA implementation first part. It embraces from CMOS image sensor interface, to disparity map generator by an area based search algorithm implementation. Calibration and rectification steps where carried out with Matlab tools. This work contribution is a novel approach in area based algorithm implementation. This approach boost its processing capabilities from 1.03 fps to 12.79 fps, with possibilities of double this performance by mean of a series of registers. Making a comparision between this work and others, it turns out the improvement in performance, having processing capabilities that can compete with characteristics based search algorithms. As part of results, FPGA usage resources are shown for each implemented step. Also every processing step with test images sawtooth, venus, cones and Tsukuba."es_ES
dc.formatAdobe PDFes_ES
dc.language.isoEspañoles_ES
dc.relation.requiresSies_ES
dc.rightsAcceso Abiertoes_ES
dc.subjectINGENIERÍA Y TECNOLOGÍAes_ES
dc.subjectCIENCIAS TECNOLÓGICASes_ES
dc.titleImplementación del algoritmo SAD para el empate de imágenes estéreo en FPGAes_ES
dc.typeTesis de maestríaes_ES
dc.creator.tidcurpes_ES
dc.contributor.tidcurpes_ES
dc.creator.identificadorOEVG820503HTSRRR04es_ES
dc.contributor.identificadorCAMR760523HMSSRD04es_ES
dc.contributor.roleDirectores_ES
dc.degree.nameMaestría en Ciencias (Instrumentación y Control)es_ES
dc.degree.departmentFacultad de Ingenieríaes_ES
dc.degree.levelMaestríaes_ES
Aparece en las colecciones: Maestría en Ciencias (Instrumentación y Control)

Ficheros en este ítem:
Fichero Descripción Tamaño Formato  
RI004040.pdf784.46 kBAdobe PDFVista previa
Visualizar/Abrir
Mostrar el registro sencillo del ítem


Los ítems de DSpace están protegidos por copyright, con todos los derechos reservados, a menos que se indique lo contrario.