Implementación del algoritmo SAD para el empate de imágenes estéreo en FPGA

Gerardo Ornelas Vargas

Buscar

dc.rights.license	http://creativecommons.org/licenses/by-nd/4.0	es_ES
dc.contributor	Rodrigo Castañeda Miranda	es_ES
dc.creator	Gerardo Ornelas Vargas	es_ES
dc.date	2008-06
dc.date.accessioned	2018-12-14T17:24:10Z
dc.date.available	2018-12-14T17:24:10Z
dc.date.issued	2008-06
dc.identifier.uri	http://ri-ng.uaq.mx/handle/123456789/935
dc.description	El presente trabajo es la primer parte de la implementación de un sistema genérico de visión estereoscópica en FPGA. Abarca desde la interfaz con los sensores de imagen CMOS, hasta la implementación de un algoritmo de búsqueda por área para la generación de mapas de disparidades. Las etapas de calibración y rectificación fueron realizadas con herramientas de Matlab. El aporte del trabajo es un enfoque novedoso en la implementación del algoritmo de búsqueda por área logrando incrementar la capacidad de procesamiento de 1.03 fps hasta 12.79 fps con la posibilidad de duplicarlo agregando una serie de registros. Respecto a otros trabajos se mejora el desempeño del algoritmo quedando a un nivel competitivo con algoritmos de búsqueda por características. Como parte de los resultados, se muestran los recursos utilizados en el FPGA por cada una de las etapas implementadas y los resultados de cada etapa del procesamiento con las imágenes de prueba sawtooth, venus, cones y Tsukuba.	es_ES
dc.description	"This work is the generic stereo vision system FPGA implementation first part. It embraces from CMOS image sensor interface, to disparity map generator by an area based search algorithm implementation. Calibration and rectification steps where carried out with Matlab tools. This work contribution is a novel approach in area based algorithm implementation. This approach boost its processing capabilities from 1.03 fps to 12.79 fps, with possibilities of double this performance by mean of a series of registers. Making a comparision between this work and others, it turns out the improvement in performance, having processing capabilities that can compete with characteristics based search algorithms. As part of results, FPGA usage resources are shown for each implemented step. Also every processing step with test images sawtooth, venus, cones and Tsukuba."	es_ES
dc.format	Adobe PDF	es_ES
dc.language.iso	Español	es_ES
dc.relation.requires	Si	es_ES
dc.rights	Acceso Abierto	es_ES
dc.subject	Algoritmo SAD	es_ES
dc.subject	Estéreo FPGA	es_ES
dc.subject	Imágenes	es_ES
dc.subject.classification	INGENIERÍA Y TECNOLOGÍA	es_ES
dc.title	Implementación del algoritmo SAD para el empate de imágenes estéreo en FPGA	es_ES
dc.type	Tesis de maestría	es_ES
dc.creator.tid	curp	es_ES
dc.contributor.tid	curp	es_ES
dc.creator.identificador	OEVG820503HTSRRR04	es_ES
dc.contributor.identificador	CAMR760523HMSSRD04	es_ES
dc.contributor.role	Director	es_ES
dc.degree.name	Maestría en Ciencias (Instrumentación y Control)	es_ES
dc.degree.department	Facultad de Ingeniería	es_ES
dc.degree.level	Maestría	es_ES