Traducción de un modelo de control de 38 estados en redes de Petri a VHDL

Emanuel Ruiz Gómez

Buscar

dc.rights.license	http://creativecommons.org/licenses/by-nd/4.0	es_ES
dc.contributor	Gonzalo Macías Bobadilla	es_ES
dc.creator	Emanuel Ruiz Gómez	es_ES
dc.date	2012-02
dc.date.accessioned	2016-08-22T20:03:06Z
dc.date.available	2016-08-22T20:03:06Z
dc.date.issued	2012-02
dc.identifier	394 - RI000554.pdf	es_ES
dc.identifier.uri	https://ri-ng.uaq.mx/handle/123456789/6325
dc.description	El presente trabajo presenta una propuesta para la creación de código reutilizable VHDL para el diseño de Redes de Petri (PN). Una Red de Petri es una herramienta desarrollada para el modelado, análisis y descripción del flujo de información. Es de gran utilidad para representar procesos en los que se requiere hallar un modelo matemático descriptivo, que a su vez pueda ser estudiado por medio de una simulación en software e implementado por medio de hardware. En el contenido de este trabajo se plantea que, por medio de una metodología, se puede implementar cualquier red de petri en tarjetas programables, sin importar el tamaño y la configuración de la misma. Se proponen dos estrategias de diseño diferentes; un modelo bottom-up, el cual plantea que primero se realicen partes individuales y se diseñen a detalle, para luego unirlas en un conjunto que desarrolle una función. Una vez que se conoce la lógica obtenida por el procedimiento anterior (Método de Implementación, Simulación de Lugares y Transiciones), se compara con la segunda estrategia, que consiste en la representación del modelo en máquinas de estados finitos. Se optó por la primera ya que por la sencillez de su estructura, facilita la comprensión y elección del método de programación de acuerdo a las necesidades de la aplicación. Por medio de las simulaciones realizadas para un ejemplo específico (el diagrama de control de un VREI), se confirma el correcto funcionamiento de la red propuesta.	es_ES
dc.format	Adobe PDF	es_ES
dc.language.iso	spa	es_ES
dc.publisher	Universidad Autónoma de Querétaro	es_ES
dc.relation.requires	No	es_ES
dc.rights	Acceso Abierto	es_ES
dc.subject	Red de Petri	es_ES
dc.subject	VHDL	es_ES
dc.subject	FPGA	es_ES
dc.title	Traducción de un modelo de control de 38 estados en redes de Petri a VHDL	es_ES
dc.type	Tesis de licenciatura	es_ES
dc.contributor.role	Director	es_ES
dc.degree.name	Ingeniería en Automatización	es_ES
dc.degree.department	Facultad de Ingeniería	es_ES
dc.degree.level	Licenciatura	es_ES