Buscar


Mostrar el registro sencillo del ítem

dc.rights.license https://creativecommons.org/licenses/by-nc-nd/4.0 es_ES
dc.contributor Julio Alejandro Romero González es_ES
dc.creator Carlos Antonio Mosqueda Arvizu es_ES
dc.date.accessioned 2024-11-25T16:57:03Z
dc.date.available 2024-11-25T16:57:03Z
dc.date.issued 2024-09
dc.identifier.uri https://ri-ng.uaq.mx/handle/123456789/11248
dc.description La aparición de los microcontroladores y los procesadores multinúcleo ha sido influenciada por la necesidad de procesar una gran cantidad de datos en periodos muy cortos. Las industrias como la automotriz y la aeronáutica han iniciado la adopción de estas tecnologías con la finalidad posibilitar la implementación de nuevas funcionalidades de confort, tal como la conducción autónoma, así como para cumplir con los más recientes estándares de seguridad funcional. El uso del procesamiento concurrente supone retos para la implementación de las aplicaciones que fueron diseñadas para ser ejecutadas de manera lineal. Los recursos de los de hardware, como la memoria, se comparten ahora entre múltiples núcleos de procesamiento, lo que dificulta la predicción del flujo de datos y causa problemas de concurrencia, cuestiones que degradan el desempeño de los algoritmos implementados. Este trabajo de tesis propone la integración de dos modelos de comunicación para mitigar los efectos adversos del procesamiento paralelo en la memoria compartida. El primer modelo es el Tiempo de Ejecución Lógica (LET), el cual se ha vuelto popular en los años recientes por su naturaleza determinista y sincronización sin mecanismos bloqueantes. El segundo es el método de Acceso Múltiple por División de Tiempo (TDMA), el cual provee asilamiento temporal, así como un método de sincronización utilizando ranuras de tiempo. El mecanismo propuesto permite que el flujo de datos entre núcleos sea predecible, así como sincronizado, mitigando los problemas generados por la concurrencia de la ejecución por núcleos paralelos. La contribución de este documento es principalmente la integración de ambos modelos con la intención de reducir la cantidad y la variabilidad de la latencia en el flujo de datos entre núcleos de procesamiento, mientras se provee coherencia y determinismo. Esto incluye análisis de latencias y variabilidad, así como la comparación contra otras propuestas de solución. La solución propuesta se implementó y evaluó en una tarjeta de desarrollo enfocada a productos automotrices y se discuten los resultados. es_ES
dc.format pdf es_ES
dc.format.extent 1 recurso en línea (88 páginas) es_ES
dc.format.medium computadora es_ES
dc.language.iso spa es_ES
dc.publisher Facultad de Informática es_ES
dc.relation.requires No es_ES
dc.rights openAccess es_ES
dc.subject Tiempo de ejecución lógica es_ES
dc.subject Acceso múltiple por división de tiempo es_ES
dc.subject Comunicación entre núcleos es_ES
dc.subject.classification INGENIERÍA Y TECNOLOGÍA es_ES
dc.title Aplicación de un modelo de comunicación inter-núcleo en microcontroladores multinúcleo es_ES
dc.type Tesis de maestría es_ES
dc.creator.tid ORCID es_ES
dc.contributor.tid ORCID es_ES
dc.creator.identificador 0009-0002-8489-3039 es_ES
dc.contributor.identificador 0000-0001-7257-7595 es_ES
dc.contributor.role Director de tesis es_ES
dc.degree.name Maestría en Sistemas Computacionales es_ES
dc.degree.department Facultad de Informática es_ES
dc.degree.level Maestría es_ES
dc.format.support recurso en línea es_ES
dc.matricula.creator 309324 es_ES
dc.folio IFMAC-309324 es_ES


Ficheros en el ítem

Thumbnail
Nombre: IFMAC-309324.pdf
Tamaño: 3.350Mb
Formato: PDF
Ver/

Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro sencillo del ítem