

GUIA DEL MAESTRO DE LA MATERIA DE ELECTRONICA AVANZADA

Autor:

Laurencio Reséndiz Castillo

Revisada por:

M. en I. Sergio Eduardo Cervantes Pérez

Sinodales:

Dr. Rodrigo Castañeda Miranda
M. en C. Mario Trejo Perea
M. en C. José Gabriel Rios Moreno

Centro Universitario, santiago de Querétaro, Querétaro, del 2007



SECRETARIA ACADEMICA

C.U., QUERETARO A 19 DE ABRIL DE 2007

DR. RODRIGO CASTAÑEDA MIRANDA
P R E S E N T E

Por medio de la presente, me permito citar a usted, para que se sirva asistir el próximo día 04 DE MAYO DE 2007 a las 14:00 horas en la FACULTAD DE INGENIERIA, en donde se celebrará el examen del Pasante :

LAURENCIO RESENDIZ CASTILLO

que pretende obtener el Título de:

INGENIERO EN INSTRUMENTACION Y CONTROL DE PROCESOS

mediante la opción de:

ELABORACION DE GUIA DE MAESTRO

Asimismo, agradecemos el haber aceptado su designación, como Sinodal del Jurado que habrá de evaluar al pasante.

A T E N T A M E N T E
"EDUCO EN LA VERDAD Y EN EL HONOR"

DR. GUILLERMO CABRERA LOPEZ
Secretario

Dedicatoria y agradecimientos:

Gracias al Señor mi Dios, por todo lo que me ha dado: gracias padre por la inteligencia y entendimiento que en mi sembraste; gracias por permitirme llegar hasta estas instancias; gracias por la familia que me diste: a mis padres por su comprensión y apoyo moral, a mis hermanos por apoyarme siempre mil gracias, estaré eternamente agradecido y nunca tendré con que pagarles, pues lo que hicieron no tiene precio; gracias Señor por todos los momentos que me has hecho vivir los unos felices los otros un tanto difíciles pero gracias a que siempre has estado conmigo y con los míos, de estos momentos siempre nos has dejado una gran enseñanza; gracias por tanto amor mostrado hacia tus hijos padre mió; gracias por la vida misma y permitirnos contemplar tus maravillas creadas amo y señor de todo el universo, tu que has creado desde la partícula mas pequeña hasta el universo mismo, tu mi señor que no tienes principio ni fin y que tu reino se extiende por todo el universo sin conocer fronteras, pues eres dueño hasta del aire que respiro; gracias por que tu has sido mi maestro, mi medico, mi juez, en fin eres y seguirás siendo mi Dios; gracias señor por darme la sensibilidad de escribir estas palabras para expresar lo que siento; en fin gracias por este momento.

También les agradezco a mis compañeros por compartir momentos muy bonitos en el transcurso de la carrera, a mis profesores por compartir su conocimiento y experiencia, a mis sinodales por querer compartir este momento tan especial para mi, en especial a mi asesor el M. En I.

Sergio Eduardo Cervantes Pérez.

ÍNDICE

Páginas

UNIDAD I

FUNDAMENTOS DE LOS AMPLIFICADORES OPERACIONALES

1

| | |
|-------------------------------------------------------------------------------|----|
| 1.1 Aspectos generales de la estructura interna del amplificador operacional. | 1 |
| 1.2 Generalidades del amplificador diferencial básico. | 9 |
| 1.3 Rechazo en modo común. | 10 |
| 1.4 Slew-Rate. | 15 |
| 1.5 Compensaciones externas, a la temperatura y a la frecuencia. | 15 |
| 1.6 Ganancia en lazo abierto y cerrado. | 18 |

UNIDAD II

CONFIGURACIONES BÁSICAS DEL OP – AMP

20

| | |
|------------------------------------------------|----|
| 2.1 Op-amp inversor. | 21 |
| 2.2 Op-amp no inversor. | 23 |
| 2.3 Op-amp sumador. | 24 |
| 2.4 Op-amp integrador. | 25 |
| 2.5 Op-amp derivador. | 28 |
| 2.6 Op-amp logarítmico. | 29 |
| 2.7 Op-amp diferencial. | 30 |
| 2.8 Amplificador de instrumentación. | 31 |
| 2.9 Op-amp unitario y distribuidor de voltaje. | 33 |
| 2.10 Op-amp comparador. | 33 |

| | |
|--------------------------------------------------------------------------------------------|-----------|
| UNIDAD III | |
| SISTEMAS MULTITAPAS Y CONSIDERACIONES | |
| DE FRECUENCIA DE LOS AMPLIFICADORES OPERACIONALES | 37 |
| 3.1 Decibels y su relación con los logaritmos, con la potencia, el voltaje y la corriente. | 37 |
| 3.2 Respuesta en frecuencia del Op-amp | 38 |
| 3.3 Amplificadores en cascada con acoplamiento RC. | 42 |
| 3.4 Amplificadores en cascada acoplados directamente. | 43 |
| 3.5 Consideraciones generales de frecuencia en relación con la fase de la señal. | 50 |
| | |
| UNIDAD IV | |
| FILTROS ACTIVOS | 55 |
| 4.1 Aspectos generales. | 55 |
| 4.2 Filtro pasa bajas tipo Butterworth de 1°, 2° y 3° orden. | 57 |
| 4.3 Filtro pasa altas tipo Butterworth de 1°, 2° y 3° orden. | 66 |
| 4.4 Filtro pasa banda. | 73 |
| 4.5 Filtro supresor de banda. | 80 |
| | |
| UNIDAD V | |
| GENERADORES DE SEÑAL CON OP - AMP y CI LINEALES | 84 |
| 5.1 Generador de señal cuadrada. | 84 |
| 5.2 Generador de señal triangular. | 88 |
| 5.3 Generador de señal diente de sierra. | 93 |
| 5.4 Modulación de ancho de pulso (PWM). | 98 |
| 5.5 Operación de la unidad temporizada 555. | 99 |

| | |
|-------------------------------------------------------|-----|
| 5.6 Operación del VCO 566. | 104 |
| 5.7 Operación del PLL 565. | 107 |
| 5.8 Generador de señal con el circuito integrado 8038 | 114 |

| | |
|----------------------------------------------------------------|------------|
| UNIDAD VI OSCILADORES SENOIDALES CON OP – AMP | 115 |
|----------------------------------------------------------------|------------|

| | |
|---------------------------------------------------|-----|
| 6.1 Conceptos de retroalimentación. | 115 |
| 6.2 Oscilador senoidal de desplazamiento de fase. | 125 |
| 6.3 Oscilador senoidal de de puente de Wien. | 129 |
| 6.4 Oscilador senoidal Colpitts. | 131 |
| 6.5 Oscilador senoidal Martley. | 133 |
| 6.6 Oscilador senoidal con cristal de cuarzo. | 135 |

| | |
|----------------------------------------------------------|------------|
| UNIDAD VII ACONDICIONAMIENTO DE SEÑALES | 140 |
|----------------------------------------------------------|------------|

| | |
|-------------------------------------------------------------------|-----|
| 7.1 Aspectos generales. | 140 |
| 7.2 Amplificadores de instrumentación, ajuste de la ganancia. | 146 |
| 7.3 Cambio del nivel de referencia, tanto positivo como negativo. | 149 |
| 7.4 Limitadores de picos. | 154 |
| 7.5 Multiplexores analógicos. | 156 |
| 7.6 Muestreo - retención. | 158 |
| 7.7 Aislamiento y protección. | 159 |
| 7.8 Convertidores V/F y I/V. | 162 |
| 7.9 Convertidores F/V y V/I. | 166 |

| | |
|--------------------------------------------------|------------|
| UNIDAD VIII | |
| FUNDAMENTOS DE LOS SISTEMAS DE NUMERACIÓN | 169 |
| 8.1 Representaciones numéricas. | 169 |
| 8.2 Sistemas de números digitales. | 170 |
| 8.3 Representación de cantidades binarias. | 175 |
| 8.4 Conversión de binario a decimal. | 176 |
| 8.5 Sistema de numeración octal y hexadecimal. | 178 |
| 8.6 Código BCD. | 186 |
| | |
| UNIDAD IX | |
| DAC y ADC | 189 |
| 9.1 Características de un DAC. | 189 |
| 9.2 Red de escalera R-2R. | 192 |
| 9.3 Estudio del DAC 0800. | 194 |
| 9.4 Características de un ADC. | 199 |
| 9.5 ADC de escalera digital. | 202 |
| 9.6 ADC de aproximaciones sucesivas. | 207 |
| 9.7 Estudio del ADC 0804. | 211 |
| | |
| BIBLIOGRAFIA | 216 |

UNIDAD I

FUNDAMENTOS DE LOS AMPLIFICADORES OPERACIONALES.

1.1 Aspectos generales de la estructura interna del amplificador operacional.

1.1.1 Amplificador operacional de propósito general 741

1.1.1.1 Símbolo de circuito y terminales

El amplificador operacional 741 se ha estado utilizando durante muchos años y, es aún un excelente dispositivo para iniciar el estudio de los amplificadores operacionales, ya que no resulta caro, es resistente y se consigue fácilmente. El símbolo del amplificador operacional




Figura 1.1 Símbolo de circuito de un amplificador operacional de propósito general. La numeración de las terminales corresponde a un paquete miniDIP de terminales.

que se muestra en la figura 1.1 es un triángulo que apunta hacia la dirección del flujo de la señal. El *número de identificación de parte* (NIP) designa al amplificador operacional con características específicas. El 741C que se muestra en este caso es el amplificador operacional de propósito general que se empleará como ejemplo a lo largo de la obra.

El amplificador operacional también puede codificarse en un esquema o diagrama de circuito con un *número de referencia*, por ejemplo U7, IC 14, etc. Después el número de identificación de parte se pone dentro de la lista de partes del esquema del circuito. Todos los amplificadores operacionales poseen por lo menos cinco terminales: (1) la terminal de fuente de poder positiva, V_{cc} o $+V$, en la terminal 7; (2) la terminal de fuente de alimentación negativa, V_{EE} o $-K$ en la terminal 4; (3) la terminal de salida 6; (4) la terminal de la entrada inversora ($-$) en la terminal 2, y (5) la terminal de la entrada no inversora ($+$) en la terminal 3. Algunos amplificadores operacionales de propósito general cuentan con más terminales especializadas. (Las terminales que se acaban de mencionar se refieren al caso del encapsulado miniDIP de ocho terminales el cual se explica en la sección siguiente.)

1.1.1.2 Circuitos internos simplificados en un amplificador operacional para propósito general

Los amplificadores operacionales para propósito general son sistemas de etapas múltiples. Como se puede observar en la figura 1.2, un amplificador operacional básico consiste en una etapa de entrada que tiene dos terminales; una etapa de salida que cuenta con una terminal de salida; y una etapa intermedia mediante la que se conecta la señal de salida de la etapa de entrada con la terminal de entrada de la etapa de salida.

Una fuente bipolar de cd se conecta a las terminales de alimentación del amplificador operacional y, por lo tanto, a cada una de sus etapas internas. Dependiendo de la aplicación de que se trate, las señales de entrada, $V_{(+)}$ y $V_{(-)}$, pueden ser positivas, negativas o cero. El voltaje de salida obtenido se mide por medio de la resistencia de carga R_L , la cual se conecta entre la terminal de salida del amplificador operacional y la tierra. El voltaje de salida, V_o , depende de las señales de entrada y de las características del amplificador operacional.




Figura 1.2 diagrama de bloques simplificado de un amplificador operacional de propósito general.

1.1.1.2.1 Etapa de entrada: amplificador diferencial

La etapa de entrada del amplificador operacional de la figura 1.2 se conoce como amplificador diferencial. Su impedancia de entrada es muy elevada y su ganancia de voltaje también es grande. Cuando se aplican las señales de entrada $V_{(+)}$ y $V_{(-)}$ el voltaje diferencial, E_d , se amplifica en esta etapa y aparece como el voltaje de salida V_o .

1.1.1.2.2 Etapa intermedia: desplazador de nivel

La señal de voltaje V_o a la salida del amplificador diferencial se acopla directamente a la entrada de la etapa intermedia del desplazador de nivel. En esta etapa se llevan a cabo dos funciones. La primera consiste en desplazar el nivel del voltaje de la salida, cd , del amplificador diferencial hasta el valor necesario para polarizar la etapa de salida. La segunda permite que pase la señal de entrada V_1 casi sin modificación y convertirse en la señal de entrada V_2 de la etapa de salida.

1.1.1.2.3 Etapa de salida: en contratase

El voltaje de salida V_2 de 1ª etapa intermedia se acopla directamente a la etapa de salida. La etapa de salida que más comúnmente se utiliza es la de la configuración del transistor *pnp-npn* en contrafase. Usar un circuito de contrafase como etapa final permite que el amplificador operacional tenga una resistencia de salida muy baja. Como se muestra en la figura 1.2, la resistencia de carga R_L se conecta entre la terminal de salida y la tierra para obtener el voltaje de salida V_o .

Este modelo simplificado del amplificador operacional nos muestra la información básica sobre su arquitectura interna. El circuito real es más complicado, si bien las funciones son similares.

1.1.1.3 Encapsulado y terminales

1.1.1.3.1 Encapsulado

El amplificador operacional se fabrica en un microcircuito de silicio y se encapsula en un recipiente adecuado. Mediante finos alambres se conecta al microcircuito con terminales externas que salen de un encapsulado de metal, plástico o cerámica. La figura 1.3(a), (b), (c) y (d) muestra los encapsulados comunes de los amplificadores operacionales.

El encapsulado metálico de la figura 1.3(a) está disponible con 3, 5, 8, 10 y 12 terminales. El microcircuito de silicio está unido a la placa metálica del fondo para disipar el calor. Mediante una lengüeta se identifica la terminal 8, y las terminales están numeradas en sentido contrario al de las manecillas del reloj si se considera el encapsulado metálico visto desde arriba.

Los conocidos encapsulados dobles en línea (DIP) de 14 y 8 terminales se muestran en la figura 1.3(b) y (c). Existen encapsulados de plástico o de cerámica. Vistas desde arriba, un punto o muesca identifica la terminal 1, con las terminales numeradas en sentido contrario al de las manecillas del reloj.

Los circuitos integrados complejos que contienen muchos amplificadores operacionales y otros circuitos integrados se fabrican actualmente en un solo microcircuito de mayor tamaño, o bien se interconectan varios microcircuitos de mayores dimensiones y se montan en un solo encapsulado. Para facilitar la fabricación y el armado, se usan unas pequeñas "lengüetas" que reemplazan a las terminales. A la estructura así obtenida se la conoce como tecnología de montaje de superficie (SMT), y se muestra en la figura 1.3(d). Estos encapsulados permiten contar con mayor densidad de circuito para un encapsulado de determinado tamaño. Además, estos dispositivos producen menos ruido y tienen mejores características de respuesta a la frecuencia. Para montaje de superficie existen los siguientes componentes: (1) *microcircuito con encapsulado de plástico (plastic lead chip carriers, PLCC)*; (2) *circuitos integrados de tamaño pequeño (small outline integrated circuits, SOIC)*, y (3) *encapsulado cerámico (leadless ceramic chip carriers, LCCC)*.




Figura 1.3 los tres encapsulados más comunes en los amplificadores operacionales son el metálico en (a) y los encapsulados dobles en línea de 8 y 14 terminales en (b) y (c). Por lo que se refiere a los circuitos integrados de alta densidad en (d) se muestra un encapsulado con tecnología de montaje de superficie.

1.1.1.3.2 Combinación de símbolo y terminales

Actualmente los fabricantes integran en un solo dibujo el símbolo del circuito de un amplificador operacional con el encapsulado. Por ejemplo, los cuatro tipos más comunes de encapsulado para el amplificador operacional 741 se muestran en la figura 1.3. Si se comparan las figuras 1.4(a) y (d) se puede observar que los esquemas de numeración son idénticos para el encapsulado y para el DIP de 8 terminales. Mediante una muesca o un punto se identifica la terminal 1 de estos dispositivos; con una lengüeta se identifica la terminal 8 en el encapsulado TO-5 (o su similar, TO-99). Cuando la figura se ve desde arriba, la numeración de las terminales sigue el sentido contrario al de las manecillas del reloj.

Lo que resta por aprender en este capítulo es cómo comprar un determinado tipo de amplificador operacional y dar unas recomendaciones sobre las técnicas básicas para el alambrado de circuitos con amplificadores operacionales en una tablilla de experimentación (*protoboard* o *breadboard*).




Figura 1.4 diagrama de conexión para encapsulados típicos de amplificadores operacionales. La abreviatura NC significa "no hay conexión". Es decir estas terminales no tienen conexión interna y las terminales del amplificador operacional se pueden utilizar para conexiones de reserva. En el diagrama (c) se muestra la configuración de los cuatro amplificadores operacionales en un solo encapsulado. En (c) no se muestran las conexiones internas de +V y -V.

1.1.2 Cómo identificar o especificar un amplificador operacional.

1.1.2.1 El código de identificación

Cada tipo de amplificador operacional tiene un código de identificación de letra y número. Este código responde a las cuatro preguntas siguientes:

1. ¿De qué tipo de amplificador se trata? (Ejemplo: 741.)
2. ¿Quién lo fabrica? (Ejemplo: Analog Devices.)
3. ¿Qué calidad tiene? (Ejemplo: el intervalo garantizado de temperatura de operación.)

4. ¿Qué clase de encapsulado contiene al microcircuito del amplificador operacional? (Ejemplo: DIP de plástico.)

No todos los fabricantes utilizan el mismo código, pues la mayoría utiliza un código de identificación que contiene cuatro partes escritas en el siguiente orden: (1) prefijo de letras, (2) número de circuito, (3) sufijo de letras y (4) código de especificación militar.

1.1.2.2 Prefijo de letras. El código de prefijo de letras consta de dos o tres letras mediante las que se identifica al fabricante. En los siguientes ejemplos se ofrecen algunos de los códigos:

| Prefijo literal | Fabricante |
|-----------------|------------------------|
| AD/OP | Analog Devices |
| CA/HA | Harris |
| LM | National Semiconductor |
| LT | Linear Technology |
| MAX | Maxim |
| MC | Motorola |
| OPA | Burr-Brown |
| TL | Texas Instruments |
| UA (μ A) | Fairchild |

1.1.2.3 Número de circuito. El número de circuito consta de tres a siete números y letras que identifican el tipo de amplificador operacional y su intervalo de temperatura. Por ejemplo:

Número de parte $\xrightarrow{324C}$ "C" designa los límites de temperatura comercial

Los tres códigos del intervalo de temperatura son:

1. C: comercial, de 0 a 70 °C
2. I: industrial, de -25 a 85 °C
3. M: militar, de -55 a 125 °C


1.1.2.4 Sufijo de letras. El sufijo de una y dos letras identifica el tipo de encapsulado que contiene al microcircuito del amplificador operacional. Es necesario conocer el tipo de encapsulado para conocer las conexiones correspondientes de las terminales de la hoja de especificaciones (véase el apéndice 1). A continuación se muestran los tres códigos de sufijos más comunes de los encapsulados:

| Código de encapsulado | Descripción |
|-----------------------|------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| D | De plástico, doble en línea para montaje en la superficie de una tarjeta de circuito impreso |
| J | De cerámica, doble en línea |
| N, P | De plástico, doble en línea para montarse en una base. (Las terminales salen de la superficie superior [cara de componentes] de una tarjeta de circuito impreso y se sueldan en la superficie inferior [cara de soldadura].) |

1.1.2.5 Código de especificación militar. Sólo se emplea cuando la parte se utiliza en aplicaciones de alta confiabilidad.

1.1.2.6 Ejemplo de especificación de números para un pedido

Un amplificador operacional 741 de propósito general se identifica de la siguiente manera:



1.1.3 Fuentes secundarias

Algunos amplificadores operacionales son tan empleados que son varios los fabricantes que los producen. A lo anterior se le conoce como *abastecimiento secundario*. La compañía (*Fairchild*) que diseñó y produjo el primer 741 firmó un contrato de cesión de derechos con otros fabricantes autorizándolos a producirlo

y obtuvo a cambio autorización para fabricar amplificadores operacionales y otros dispositivos de dichos fabricantes.

Con el tiempo, los fabricantes modificaron y mejoraron el diseño original del 741. El actual 741 corresponde a la quinta o sexta generación. Es decir, si un proveedor proporciona un DIP 741 de 8 terminales, es muy probable que lo haya fabricado *Texas Instruments* (TL741), *Analog Devices* (AD741), *National Semiconductor* (LM741) u otra empresa. Por lo tanto, siempre hay que cerciorarse de que las hojas de información correspondan al dispositivo adquirido. De esta manera se dispondrá de la información relativa a su exacto funcionamiento, así como del código de identificación de dicho dispositivo.

1.1.4 Conexión de circuitos de amplificadores operacionales

1.1.4.1 La fuente de alimentación

Las fuentes de alimentación de los amplificadores operacionales de propósito general son bipolares. Como se puede observar en la figura 1.5(a), las que se obtienen en el mercado generalmente entregan ± 15 V. El término común de las fuentes se refiere al *punto común de ambas fuentes de +15 V y -15 V*, el cual se representa con el símbolo de tierra; son dos las razones de lo anterior: primero, *todas las mediciones de voltaje se realizan en relación con ese punto*; segundo, el común de la fuente de alimentación suele conectarse al tercer conductor del cable de comente, el cual conecta con tierra (la que por lo general se toma en la tubería de agua de un sótano), al chasis en donde se aloja la fuente.

En la figura 1.5(b) se muestra el diagrama correspondiente a una fuente portátil. En este diagrama se trata de destacar la idea de que una fuente de alimentación bipolar contiene dos fuentes conectadas en serie en el mismo sentido.




Figura 1.5 Las fuentes de alimentación de los amplificadores operacionales de propósito general son bipolares.

1.2 Generalidades del amplificador diferencial básico.

Mediante el amplificador diferencial se miden y amplifican pequeñas señales que están "ocultas" dentro de señales mayores. Primero, armaremos y analizaremos el funcionamiento del circuito del amplificador diferencial básico.




Figura 1.6 amplificador diferencial.

Con cuatro resistencias de precisión (1%) y un amplificador operacional se construye un amplificador diferencial, como se muestra en la figura 1.6. Este amplificador cuenta con dos terminales de entrada, identificadas como entrada (-) y entrada (+), las cuales corresponden a la terminal más cercana del amplificador operacional. Si se reemplaza E_1 por un cortocircuito, lo que E_2 ve es un amplificador inversor con ganancia de $-m$. Por lo tanto, el voltaje de salida que se obtiene por E_2 es $-mE_2$. Ahora se cortocircuita E_2 ; E_1 se divide entre R y mR y se aplica así un voltaje de magnitud $E_1 m / (1 + m)$ en la entrada (+) del amplificador operacional. Este voltaje dividido ve un amplificador no inversor que tiene una ganancia $(m + 1)$. El voltaje de salida generado por E_1 es el voltaje dividido $E_1 m / (1 + m)$ multiplicado por la ganancia del amplificador no inversor $(1 + m)$, lo que produce mE_1 . Por lo tanto, E_1 se amplifica en virtud de la salida del multiplicador m a un valor mE_1 . Cuando E_1 y E_2 están en las entradas (+) y (-), respectivamente, V_o vale $mE_1 - mE_2$ o:

$$V_o = mE_1 - mE_2 = m(E_1 - E_2) \quad (1.1)$$

La ecuación (1.1) muestra que el voltaje de salida del amplificador diferencial, V_o , es proporcional a la *diferencia* del voltaje aplicado a las entradas (+) y (-). Al multiplicador m se le denomina *ganancia diferencial* y está definido por la relación que existe entre las resistencias.

Ejemplo 1.1.

En la figura 1.6, la ganancia diferencial se calcula de la siguiente manera:

$$m = \frac{mR}{R} = \frac{100 \text{ k}\Omega}{1 \text{ k}\Omega} = 100$$

Calcular V_0 si $E_1 = 10 \text{ mV}$ y (a) $E_2 = 10 \text{ mV}$, (b) $E_2 = 0 \text{ mV}$ y (c) $E_2 = -20 \text{ mV}$.

Solución Mediante la Ecuación (1.1), (a) $V_0 = 100(10-10)\text{mV} = 0$; (b) $V_0 = 100(10-0)\text{mV} = 10 \text{ V}$; (c) $V_0 = 100[10 - (-20)]\text{mV} = 3\text{V}$.

Como era de esperar en la ecuación (1.1) y como se muestra en la parte (a) del ejemplo. Cuando $E_1 = E_2$ el voltaje de salida es 0. Es decir, cuando se aplica en las terminales de entrada un voltaje común (igual), $V_0 = 0$.

1.3 Rechazo en modo común.

1.3.1 Voltaje en modo común.

La salida del amplificador operacional debe ser 0 cuando $E_1 = E_2$. La forma más sencilla de aplicar voltajes iguales es alamblando ambas entradas y conectándolas a la vez a la fuente de voltaje (véase la figura 1.7). En este tipo de conexión, al voltaje de entrada se le denomina *voltaje de entrada en modo común*, E_{CM} . Ahora V_0 será 0 si las relaciones entre las resistencias son iguales (mR respecto a R de la ganancia del amplificador inversor es idéntica a mR respecto a R del circuito divisor de voltaje). Prácticamente, las relaciones entre las resistencias se igualan mediante la instalación de un potenciómetro en serie con una resistencia, como se muestra en la figura 1.7. El potenciómetro se va ajustando hasta que V_0 se reduce a un valor insignificante. De esta manera se logra que la *ganancia de voltaje en modo común* V_0/E_{CM} se aproxime a 0. Ésta es la característica de un amplificador diferencial que permite captar y amplificar una señal pequeña que se presenta junto con una señal de ruido mucho más grande. Es posible diseñar el circuito de modo que la señal de ruido, no deseada, sea el voltaje de entrada en modo común y la señal pequeña sea el voltaje de entrada diferencial. De esta manera, el voltaje de salida del amplificador diferencial contendrá sólo una versión amplificada del voltaje diferencial de entrada.




Figura 1.7 La ganancia de voltaje en modo común debe ser cero.

1.3.2 Rechazo en modo común.

Una característica importante de una conexión diferencial es que las señales que son opuestas en las entradas tienen una amplificación muy alta, mientras que las que son comunes a las dos entradas están sólo ligeramente amplificadas; la operación global amplifica la señal diferencial, mientras que rechaza la señal común en las dos entradas. Debido a que el ruido (cualquier señal de entrada no deseada) es por lo general común a ambas entradas, la conexión diferencial tiende a proporcionar atenuación de esta entrada no deseada, mientras proporciona una salida amplificada de la señal diferencial aplicada a las entradas. Esta característica de operación, conocida como rechazo en modo común.

1.3.3 Operación en modo diferencial y en modo común

Una de las características más importantes de una conexión de circuito diferencial, como la que proporciona un op-amp, es la habilidad del circuito para amplificar en escalas grande» señales que son opuestas en las dos entradas, mientras que sólo amplifica ligeramente las señales que son comunes en ambas entradas. Un op-amp proporciona un componente de salida que se debe a la amplificación de la diferencia de las señales aplicadas a las entradas con signo de más y menos, y un componente debido a las señales comunes en ambas entradas. Debido a que la amplificación de las señales de entrada opuestas es mucho mayor que la de las señales de entrada valor comunes, el circuito proporciona un rechazo en modo común, igual al descrito por un numérico llamado relación de rechazo en modo común (CMRR, por sus siglas en inglés).

1.3.3.1 Entradas diferenciales

Cuando se aplican entradas separadas al op-amp, la señal diferencial resultante es la diferencia entre las dos entradas.

$$V_d = V_{i1} - V_{i2}$$

(1.2)

1.3.3.2 Entradas comunes

Cuando ambas señales de entrada son la misma, un elemento común de señal debido a las dos entradas puede definirse como el promedio de la suma de las dos entradas.

$$V_c = \frac{V_{i1} + V_{i2}}{2}$$

(1.3)

1.3.3.3 Voltaje de salida

Cualquier señal aplicada a un op-amp tiene, por lo general, componentes en fase y fuera de fase, y la salida resultante se expresa como:

$$V_o = A_d V_d + A_c V_c$$

(1.4)

donde V_d = voltaje diferencial dado por la ecuación

V_c = voltaje común dado por la ecuación

A_d = ganancia diferencial del amplificador

A_c = ganancia en modo común del amplificador

1.3.4 Entradas de polaridad opuesta

Si las señales de polaridad opuesta aplicadas a un op-amp son señales ideales opuestas, $V_{i1} = -V_{i2} = V_s$ el voltaje diferencial resultante es:

Ecuación (1.2): $V_d = V_{i1} - V_{i2} = V_s - (-V_s) = 2V_s$

Mientras que el voltaje común resultante es

Ecuación (1.3): $V_c = \frac{1}{2}(V_{i1} + V_{i2}) = \frac{1}{2}[V_s + (-V_s)] = 0$

Por lo que el voltaje de salida resultante es

Ecuación (1.4): $V_o = A_d V_d + A_c V_c = A_d(2V_s) + 0 = 2A_d V_s$

Esto muestra que cuando las entradas son señales ideales opuestas (sin elemento común), la salida es la ganancia diferencial multiplicada por dos veces la señal aplicada a una de las entradas.

1.3.5 Entradas de la misma polaridad

Si se aplican entradas de la misma polaridad a un op-amp, $V_{i1} = V_{i2} = V_s$ el voltaje diferencial resultante es:

$$\text{Ecuación (1.2): } V_d = V_{i1} - V_{i2} = V_s - V_s = 0$$

Mientras que el voltaje común resultante es

$$\text{Ecuación (1.3): } V_c = \frac{1}{2}(V_{i1} + V_{i2}) = \frac{1}{2}(V_s + V_s) = V_s$$

Por lo que el voltaje de salida resultante es

$$V_o = A_d V_d + A_c V_c = A_d(0) + A_c V_s = A_c V_s$$

Esto muestra que cuando las entradas son señales en fase ideales (no hay señal diferencial), la salida es la ganancia en modo común multiplicada por la señal de entrada, V_s lo que muestra que solamente ocurre la operación en modo común.

1.3.6 Rechazo en modo común

Las soluciones anteriores proporcionan las relaciones que pueden usarse para medir A_d y A_c circuitos op-amp.

1. Para medir A_d : Haga $V_{i1} = -V_{i2} = V_s = 0.5$ V, de forma que

$$V_d = (V_{i1} - V_{i2}) = (0.5 \text{ V} - (-0.5 \text{ V})) = 1 \text{ V}$$

$$V_c = \frac{1}{2}(V_{i1} + V_{i2}) = \frac{1}{2}[0.5 \text{ V} + (-0.5 \text{ V})] = 0 \text{ V}$$

Bajo estas condiciones, el voltaje de salida es:

$$V_o = A_d V_d + A_c V_c = A_d(1 \text{ V}) + A_c(0) = A_d$$

Por tanto, hacer los voltajes de entrada $V_{i1} = -V_{i2} = 0.5$ V da como resultado un voltaje de salida numéricamente igual al valor de A_d .

2. Para medir A_c : Haga $V_{i1} = V_{i2} = V_s = 1$ V, de forma que

$$V_d = (V_{i1} - V_{i2}) = (1 \text{ V} - 1 \text{ V}) = 0 \text{ V}$$

$$V_c = \frac{1}{2}(V_{i1} + V_{i2}) = \frac{1}{2}(1 \text{ V} + 1 \text{ V}) = 1 \text{ V}$$

Bajo estas condiciones el voltaje de salida es:

$$V_o = A_d V_d + A_c V_c = A_d(0 \text{ V}) + A_c(1 \text{ V}) = A_c$$

Por tanto, hacer los voltajes de entrada $V_{i1} = V_{i2} = 0.5 \text{ V}$ da como resultado un voltaje de salida numéricamente igual al valor de A_c .

1.3.6.1 Relación de rechazo en modo común

Una vez que se obtuvo A_d y A_c (como en el procedimiento de medición tratado anteriormente), podemos calcular un valor para la relación de rechazo en modo común (CMRR) definida por la siguiente ecuación:

$$\boxed{\text{CMRR} = \frac{A_d}{A_c}} \quad (1.5)$$

El valor de la CMRR también puede expresarse en términos logarítmicos como:

$$\boxed{\text{CMRR (log)} = 20 \log_{10} \frac{A_d}{A_c}} \quad (\text{dB}) \quad (1.6)$$

Debe quedar claro que la operación deseada tendrá una A_d muy grande con una A_c pequeña. Esto es, el componente de señal de polaridad opuesta aparecerá amplificado de manera muy grande a la salida, y en cambio, los componentes de señal que están en fase se cancelarán en su mayor parte, por lo que la ganancia en modo común, A_c , resultará muy pequeña. Lo ideal es que el valor de la CMRR es infinito. En la práctica, entre mayor sea el valor y la CMRR, mejor será la operación del circuito.

Podemos expresar el voltaje de salida en términos del valor de la CMRR de la siguiente manera

$$\text{Ecuación (1.7)} \quad V_o = A_d V_d + A_c V_c = A_d V_d \left(1 + \frac{A_c V_c}{A_d V_d} \right)$$

Usando la ecuación (1.4), podemos escribir lo anterior como:

$$\boxed{V_o = A_d V_d \left(1 + \frac{1}{\text{CMRR}} \frac{V_c}{V_d} \right)} \quad (1.8)$$

Aunque estén presentes los componentes V_d y V_c de la señal, la ecuación (1.8) muestra que para valores grandes de CMRR el voltaje de salida se deberá principalmente a la señal diferencial con el componente de modo común reducido o rechazado en gran medida. Algunos ejemplos prácticos ayudarán a aclarar la idea.

1.4 Slew-Rate.

En electrónica el Slew Rate es un efecto no lineal en los amplificadores operacionales (A.O.). Representa la incapacidad de un amplificador operacional para seguir variaciones rápidas de la señal de entrada. También se le define como la velocidad de cambio del voltaje de salida con respecto a las variaciones en el voltaje de entrada.

Definición

El slew rate de un A.O. se define como el rango máximo de cambio de la tensión de salida para todas las señales de entrada posibles, por lo que limita la velocidad de funcionamiento, es decir la frecuencia máxima a la que puede funcionar el A.O.

$$SR = \left. \frac{dV_o}{dt} \right|_{max} \quad (1.9)$$

El Slew Rate se expresa típicamente en unidades de V/ μ s.

Para un amplificador operacional 741 la máxima velocidad de respuesta es 0,5 V/ μ s. y para el OP-77 es de 0,3V/ μ s, lo que quiere decir que el voltaje de salida cambiará a una razón máxima de 0,5 V en 1 μ s y 0,3 V en 1 μ s respectivamente.

La razón de la limitación del SR es el condensador de 30 pF que se usa para compensarlo internamente en frecuencia, la corriente máxima que el AmpOp 741 le puede suministrar al condensador y la relación es la siguiente:


$$SR = I_{max}/C \text{ por lo que } SR = 15\mu A/30pf \quad SR = 0,5V/\mu s$$

1.5 Compensaciones externas, a la temperatura y a la frecuencia.

1.5.1 Compensaciones externas a la temperatura:

Protección por disparo térmico.

Este mecanismo se dispara cuando la temperatura del circuito alcanza una cierta Temperatura predeterminada, que puede causar la destrucción del circuito.



En la figura se ha implementado mediante el transistor Q3. Este transistor está en corte mientras que la temperatura sea tolerable. Cuando la temperatura aumenta, la tensión de umbral de la unión base-emisor de Q3 disminuye, y cuando Q3 comienza a conducir reduce la intensidad de base del transistor de regulación Q1.

1.5.2 Compensaciones externas a la frecuencia:

Los filtros son circuitos que permiten el paso de una determinada banda de frecuencias mientras atenúan todas las señales que no estén comprendidas dentro de esta banda. Existen filtros activos y pasivos. Los *filtros pasivos* sólo tienen resistencias, inductores y capacitores. En los *filtros activos*, que serán los únicos de los que se tratará en este libro, se utilizan transistores o amplificadores operacionales además de resistencias, inductores y capacitores. Los inductores no se emplean mucho en los filtros activos pues son voluminosos, caros y a veces tienen componentes resistivas de elevada magnitud.

Existen cuatro tipos de filtros: *pasa bajas*, *pasa altas*, *pasa banda* y *de eliminación de banda* (también conocidos como *de rechazo de banda* o *de muesca*). En la figura 1.8 se pueden observar las gráficas de la respuesta a la frecuencia de estos cuatro tipos de filtros. El filtro pasa bajas es un circuito cuyo voltaje de salida es constante, desde cd hasta llegar a cierta *frecuencia de corte*, f_c . Conforme la frecuencia va aumentando por arriba de f_c , el voltaje de salida se atenúa (disminuye). La figura 1.8 (a) es una gráfica de la magnitud del voltaje de salida de un filtro pasa bajas en función de la frecuencia. La línea continua corresponde a la gráfica de un filtro pasa bajas ideal; las líneas punteadas indican las curvas correspondientes a filtros pasa bajas reales. El rango de frecuencias *transmitidas* se conoce como *pasabanda*. El rango de frecuencias *atenúadas* se conoce como *banda de rechazo*. La frecuencia de corte, f_c se conoce también como frecuencia 0.707, frecuencia de -3 dB, frecuencia de esquina o frecuencia de ruptura.

Los filtros pasa altas atenúan el voltaje de salida de todas las frecuencias que están por debajo de la frecuencia de corte, f_c . Para frecuencias superiores a f_c , la magnitud del voltaje de salida es constante. En la figura 1.8(b) se aprecian las gráficas del filtro pasa altas ideal y real. La línea continua corresponde a la curva ideal, en tanto que las líneas punteadas muestran la diferencia de los filtros pasa altas reales de la situación ideal.

Los filtros pasa banda sólo dejan pasar una banda de frecuencias mientras atenúan las demás frecuencias que están fuera de la banda. Los filtros de eliminación de banda funcionan justamente de la forma contraria; es decir, los filtros de eliminación de banda rechazan determinada banda de frecuencias, en tanto que pasan todas las frecuencias que no pertenecen a la banda. En la figura 1.8(c) y (d) se muestran las gráficas de respuesta a la frecuencia características de filtros pasa banda y de eliminación de bandas. También en este caso la línea continua representa la gráfica ideal y las líneas punteadas, las curvas reales.

Los filtros son parte fundamental de los circuitos electrónicos y se utilizan en aplicaciones que van de los circuitos de audio a los sistemas de procesamiento de señales digitales.




Figura 1.8 Respuesta a la frecuencia de cuatro tipos de filtros

1.6 Ganancia en lazo abierto y cerrado.


1.6.1 Ganancia en Lazo Abierto:

Observe la figura 1.9. El voltaje de salida V_o estará determinado por E_d y por la ganancia de voltaje en lazo abierto, A_{OL} . A_{OL} se conoce como ganancia de voltaje en lazo abierto porque las posibles conexiones de retroalimentación desde la terminal de salida a las terminales de entrada se han dejado abiertas. En consecuencia, V_o se puede expresar de manera ideal mediante la siguiente relación:


Voltaje de salida = voltaje diferencial de entrada X ganancia en lazo abierto

$$V_o = E_d \times A_{OL} \quad (1.10)$$

El valor de A_{OL} es excesivamente grande, con frecuencia de 200,000 o más.



(a) V_o es positivo cuando la entrada (+) es más positiva que la entrada (-) (por encima de ésta), $E_d = (+)$.



(b) V_o se vuelve negativa cuando la entrada (+) es menos positiva que la entrada (-) (por abajo de ésta), $E_d = (-)$.

Figura 1.9 la polaridad de un voltaje V_o de salida del extremo único depende de la polaridad de un voltaje diferencial de entrada E_d . Si la entrada (+) está arriba de la entrada (-), E_d es positivo y V_o está por encima de la tierra en $+V_{sat}$. Si la entrada (+) se encuentra por debajo de la entrada (-), E_d es negativo y V_o se encuentra por debajo de tierra en $-V_{sat}$.

1.6.2 Ganancia en Lazo Cerrado:

Es aquel amplificador operacional que tiene conectada la salida con cualquiera de las dos entradas. En este tipo de amplificadores se basa nuestro estudio pues debido a que podemos manipular la ganancia, podemos controlar la salida.

Dentro de los amplificadores de lazo cerrado se encuentran:

- Op-amp inversor.
- Op-amp no inversor.
- Op-amp sumador.
- Op-amp integrador.
- Op-amp derivador.
- Op-amp logarítmico.
- Op-amp diferencial.
- Amplificador de instrumentación.
- Op-amp unitario y distribuidor de voltaje.
- Op-amp comparador.

La ganancia de cada uno de estos amplificadores depende de los parámetros y configuración de cada uno de ellos, por lo que esto se va tratar más a fondo en la siguiente unidad.

UNIDAD II

CONFIGURACIONES BASICAS DEL AMPLIFICADOR OPERACIONAL.

El op-amp puede conectarse en una gran cantidad de circuitos para proporcionar diversas características de operación. En esta sección tratamos algunas de las conexiones más comunes de este circuito.

Un amplificador operacional es un amplificador de muy alta ganancia que cuenta con una impedancia de entrada muy alta (por lo general de algunos megaohms) y con una impedancia de salida baja (menor a 100Ω). El circuito básico se construye mediante el empleo de un amplificador diferencial que tenga dos entradas (de signo positivo y de signo negativo) y al menos una salida. En la figura 2.1 se muestra una unidad op-amp básica. Conforme a lo establecido con anterioridad, la entrada de signo positivo (+) produce una salida que se encuentra en fase con la señal aplicada, mientras que una entrada en la entrada de signo negativo (-) ocasiona una salida con polaridad opuesta. El circuito equivalente de ac del op-amp se presenta en la figura 2.2a. Como se muestra, la señal de entrada aplicada entre las terminales de entrada observa una impedancia de entrada R_i que, por lo general, es muy alta. El voltaje de salida se muestra como la ganancia del amplificador multiplicada por la señal de entrada tomada a través de una impedancia R_o , que comúnmente es muy baja. Un circuito op-amp ideal, como el que se muestra en la figura 2.2b, tendría una impedancia de entrada infinita, una impedancia de salida cero y una ganancia de voltaje infinita.




Figura 2.1: Amplificador operacional Básico




Figura 2.2: Equivalente de ac de un circuito op-amp: (a) práctico; (b) ideal.

2.1 Op-amp inversor.

En la figura 2.3, se muestra la conexión del circuito básico mediante el uso de un op-amp. El circuito mostrado, presenta una operación similar a la de un multiplicador de ganancia constante. Una señal de entrada V_i , se aplica a través del resistor R_i a la entrada de signo negativo. Luego, la salida se conecta de regreso a la misma entrada de signo negativo a través del resistor R_f . La entrada con el signo positivo se conecta a tierra. Dado que la señal V_i básicamente se aplica a la entrada de signo negativo, la salida resultante será opuesta en fase a la señal de entrada. La figura 2.4a muestra el reemplazo del op-amp por su circuito equivalente de ac. Si se utiliza el circuito equivalente ideal del op-amp, y se reemplaza R_i mediante una resistencia infinita y R_o por una resistencia cero, el circuito equivalente de ac sería el mostrado en la figura 2.4b. Después el circuito se vuelve a dibujar, como se ilustra en la figura 2.4c, a partir de donde se comienza con el análisis.




Figura 2.3 Conexión básica de un op-amp






Figura 2.4 Operación del op-amp como multiplicador de ganancia constante: (a) circuito equivalente de ac del op-amp; (b) circuito equivalente ideal del op-amp; (c) circuito equivalente redibujado.

Mediante la superposición, se puede resolver para el voltaje V_i en términos de los componentes debidos a cada una de las fuentes. Para la fuente V_i solamente ($-A_v V_i$ se hace cero),

$$V_{i_1} = \frac{R_f}{R_1 + R_f} V_1$$

Para la fuente $-A_v V_i$ solamente (V_i se hace cero),

$$V_{i_2} = \frac{R_1}{R_1 + R_f} (-A_v V_i)$$

El voltaje total V_i será entonces

$$V_i = V_{i_1} + V_{i_2} = \frac{R_f}{R_1 + R_f} V_1 + \frac{R_1}{R_1 + R_f} (-A_v V_i)$$

A partir del cual se puede obtener V_i como

$$V_i = \frac{R_f}{R_f + (1 + A_v)R_1} V_1 \tag{2.1}$$

Si $A_v \gg 1$ y $A_v R_1 \gg R_f$ como sucede por lo general, entonces

$$V_i = \frac{R_f}{A_v R_1} V_o$$

Al resolver para V_o / V_i , se obtiene:

$$\frac{V_o}{V_i} = \frac{-A_v V_i}{V_i} = \frac{-A_v R_f V_1}{V_i A_v R_1} = -\frac{R_f V_1}{R_1 V_i}$$

De forma que



(2.2)

El resultado en la ecuación 2.2, muestra que la relación del voltaje de salida total al voltaje de entrada total depende únicamente de los valores de los resistores R_1 y R_f , siempre y cuando A_v sea muy grande.

2.2 Op-amp no inversor.

Las conexiones de la figura 2.5a muestran un circuito a op-amp que trabaja como amplificador no inversor o multiplicador de ganancia constante. Debe resaltarse que la conexión de amplificador inversor es la que más se utiliza, porque tiene una mejor estabilidad a la frecuencia (misma que trataremos más adelante). Para determinar la ganancia de voltaje del circuito podemos usar la representación equivalente que se muestra en la figura 2.5b. Nótese que el voltaje a través R_1 es V_1 debido a que $V_i \approx 0$ V. Este debe ser igual al voltaje de salida a través de un divisor de voltaje de R_1 y R_f por lo que:

$$V_1 = \frac{R_1}{R_1 + R_f} V_o$$

La cual da por resultado:

$$\frac{V_o}{V_i} = \frac{R_1 + R_f}{R_1} = 1 + \frac{R_f}{R_1}$$

(2.3)




Figura 2.5 multiplicador no inversor de ganancia constante

Ejemplo 2.1.

Calcule el voltaje de salida de un amplificador no inversor (como el de la figura 2.5) para los valores de $V_1 = 2 \text{ V}$, $R_f = 500 \text{ k}\Omega$ y $R_1 = 100 \text{ k}\Omega$.

Ecuación (2.3)

$$V_o = \left(1 + \frac{R_f}{R_1}\right)V_1 = \left(1 + \frac{500 \text{ k}\Omega}{100 \text{ k}\Omega}\right)(2 \text{ V}) = 6(2 \text{ V}) = +12 \text{ V}$$

2.3 Op-amp sumador.

Probablemente, el circuito op-amp más utilizado es el circuito del amplificador sumador que se muestra en la figura 2.6a. El circuito muestra un circuito amplificador sumador de tres entradas que proporciona un medio de sumar algebraicamente tres voltajes, multiplicado cada uno por un factor de ganancia constante. Con la representación equivalente mostrada en la figura 2.6b, el voltaje de salida puede expresarse en términos de las entradas como

$$V_o = -\left(\frac{R_f}{R_1} V_1 + \frac{R_f}{R_2} V_2 + \frac{R_f}{R_3} V_3\right) \tag{2.4}$$

En otras palabras, cada entrada suma un voltaje a la salida, multiplicado por su multiplicador de ganancia constante separado. Si se usan más entradas, cada una añade un componente adicional a la salida.




Figura 2.6 (a) Amplificador sumador; (b) circuito equivalente de tierra virtual.

Ejemplo 2.2.

Calcule el voltaje de salida de un amplificador sumador de op-amp para los siguientes conjuntos de voltajes y resistores. En todos los casos utilice $R_f = 1\text{M}\Omega$

- (a) $V_1 = +1\text{V}$, $V_2 = +2\text{V}$, $V_3 = +3\text{V}$, $R_1 = 500\text{k}\Omega$, $R_2 = 1\text{M}\Omega$, $R_3 = 1\text{M}\Omega$.
 (b) $V_1 = -2\text{V}$, $V_2 = +3\text{V}$, $V_3 = +1\text{V}$, $R_1 = 200\text{k}\Omega$, $R_2 = 500\text{k}\Omega$, $R_3 = 1\text{M}\Omega$.

Solución

Mediante el uso de la ecuación (2.4)

$$\begin{aligned}
 \text{(a) } V_o &= -\left[\frac{1000\text{ k}\Omega}{500\text{ k}\Omega} (+1\text{ V}) + \frac{1000\text{ k}\Omega}{1000\text{ k}\Omega} (+2\text{ V}) + \frac{1000\text{ k}\Omega}{1000\text{ k}\Omega} (+3\text{ V}) \right] \\
 &= -[2(1\text{ V}) + 1(2\text{ V}) + 1(3\text{ V})] = -7\text{ V} \\
 \text{(b) } V_o &= -\left[\frac{1000\text{ k}\Omega}{200\text{ k}\Omega} (-2\text{ V}) + \frac{1000\text{ k}\Omega}{500\text{ k}\Omega} (+3\text{ V}) + \frac{1000\text{ k}\Omega}{1000\text{ k}\Omega} (+1\text{ V}) \right] \\
 &= -[5(-2\text{ V}) + 2(3\text{ V}) + 1(1\text{ V})] = +3\text{ V}
 \end{aligned}$$

2.4 Op-amp integrador.

Hasta ahora los componentes de entrada y retroalimentación han sido sólo resistencias. Si el componente retroalimentación utilizado es un condensador, como el que se muestra en la figura 2.7a, a la conexión resultante se le llama *integrador*. El circuito equivalente de tierra virtual (figura 2.7b) muestra que desde la entrada a la salida, se puede derivar una expresión para el voltaje entre la entrada y la salida en términos de la corriente I . Recuerde que la tierra virtual significa que podemos considerar el voltaje en la unión de R y X_c como si fuera tierra (debido a que $V_i \approx 0\text{ V}$), pero que ninguna corriente pasa a tierra en este punto. La impedancia capacitiva puede ser expresada como:

$$X_C = \frac{1}{j\omega C} = \frac{1}{sC}$$

Donde $s = j\omega$ en la notación de Laplace.* Al resolver para V_o/V_i se tiene

$$I = \frac{V_i}{R} = -\frac{V_o}{X_C} = \frac{-V_o}{1/sC} = -sCV_o$$

$$\frac{V_o}{V_i} = \frac{-1}{sCR}$$

(2.5)

La expresión anterior puede volverse a escribir en el dominio del tiempo como,

$$V_o = -\frac{1}{RC} \int V_i dt$$

(2.6)




Figura 2.7 integrador

La ecuación (2.6) indica que la salida es la integral de la entrada, con inversión y UN multiplicador de escala $1/RC$. La habilidad de integrar una señal dada proporciona a la computadora analógica la habilidad de resolver ecuaciones diferenciales y, por tanto, proporciona la habilidad de solucionar eléctricamente analogías de operación de sistemas físicos.

La operación de integración es una sumatoria, porque suma el área bajo una forma de onda o curva a lo largo de un periodo. Si se aplica un voltaje fijo como entrada a un circuito integrador, la ecuación (2.6) muestra que el voltaje de salida crece a lo largo de un periodo proporcionando una rampa de voltaje. Por tanto, la ecuación (2.6) se comprende para mostrar que la salida de una rampa de voltaje (para un voltaje de entrada fijo) es opuesta en polaridad al voltaje de entrada y multiplicada por el factor $1/RC$. Aunque el circuito de la figura 2.6 puede operar sobre muchos tipos diversos de señales de entrada, los siguientes ejemplos usarán solamente un voltaje de entrada fijo, dando como resultado una rampa de voltaje de salida.

Como ejemplo considere un voltaje de entrada, $V_i = 1$ V, al circuito integrador de la figura 2.8a. El factor de escala de $1/RC$ es:

$$-\frac{1}{RC} = \frac{1}{(1 \text{ M}\Omega)(1 \text{ }\mu\text{F})} = -1$$

Por lo que la salida es una rampa negativa de voltaje, como se muestra en la figura 2.8b. Si el factor de escala se cambia, haciendo que $R = 100 \text{ k}\Omega$, por ejemplo:

$$-\frac{1}{RC} = \frac{1}{(100 \text{ k}\Omega)(1 \text{ }\mu\text{F})} = -10$$

Y la salida será una rampa de voltaje más pronunciada, como se indica en la figura 2.8c.





Figura 2.8 Operación de un integrador con una entrada en escalón.


Se puede aplicar más de una entrada al integrador, como se muestra en la figura 2.9 con la operación resultante dada por:

$$v_o(t) = -\left[\frac{1}{R_1C} \int v_1(t) dt + \frac{1}{R_2C} \int v_2(t) dt + \frac{1}{R_3C} \int v_3(t) dt\right] \quad (2.7)$$


En la figura 2.9 se da un ejemplo de un integrador sumador, como se usa en una computadora analógica. Se muestra el circuito real con resistencias de entrada y condensador de retroalimentación, mientras que la representación para la computadora analógica indica solamente el factor de escala para cada entrada.



(a)



(b)



(c)

Figura 2.9 (a) Circuito integrador sumador; (b) valores de los componentes; (c) representación de computadora analógica del circuito integrador.

2.5 Op-amp derivador.

En la figura 2.10 se indica un circuito diferenciador. Aunque no es tan útil como las formas de circuito tratadas anteriormente, el diferenciador proporciona una operación útil, siendo la relación resultante para el circuito.

$$v_o(t) = -RC \frac{dv_1(t)}{dt}$$

(2.8)

Donde el factor de escala es $-RC$.




Figura 2.10 Circuito diferenciador.

2.6 Op-amp logarítmico.

Generación de logaritmos y de antilogaritmos

La incorporación de un transistor externo a un circuito amplificador operacional posibilita generar unas tensiones de salida que sean el logaritmo o antilogaritmo de la tensión de entrada, dependiendo del circuito. Sin embargo, los circuitos amplificadores operacionales de este tipo dependen mucho de la frecuencia y de la temperatura, y su exactitud es baja; además, su uso está limitado a valores de tensión de entrada de sólo una o dos decenas. Existen en el mercado, a un precio entre 20 y 100 dólares, módulos de compensación de la temperatura y de la frecuencia para obtener logaritmos y antilogaritmos, con exactitudes de unas décimas por ciento. Estos circuitos se han utilizado en espectrofotómetros para producir señales proporcionales de absorbancia y también se utilizan en aplicaciones en compresión de datos. Actualmente, los logaritmos y antilogaritmos se suelen calcular de forma numérica con microordenadores más que con amplificadores operacionales.




Figura Circuitos de conmutación con amplificadores operacionales.


2.7 Op-amp diferencial.

2.7.1 El restador


Al circuito que toma la diferencia entre dos señales se le denomina *substractor* [véase la figura 2.11(a)]. Para construirlo se conecta un amplificador inversor a un premediador inversor de dos entradas. Al analizar este circuito observe que E_1 se transmite a través del amplificador A con una ganancia de -1 y aparece como $V_{o1} = -E_1$. Después, el canal superior del amplificador operacional B invierte V_{o1} (multiplicado por -1). Por lo tanto, el amplificador A invierte una vez E_1 y después lo hace otra vez el amplificador B para que de esta manera aparezca V_o como E_1 . La parte inferior del amplificador operacional B invierte a E_2 y lleva a V_o a $-E_2$. Por lo tanto, V_o responde a la diferencia entre E_1 y E_2 , o.

$$V_o = E_1 - E_2 \quad (2.9)$$

Como se muestra en la figura 2.11(a), si $E_1 = 2\text{ V}$ y $E_2 = 3\text{ V}$, $V_o = 2 - 3 = -1\text{ V}$. Si el valor de R_f es mayor que el de R_i , el restador tendrá ganancia.



(a) Amplificador y sumador de inversión de dos entradas. $V_o = E_1 - E_2$.



(b) Ambas entradas del amplificador son empleadas en la elaboración de un amplificador que calcule la diferencia entre $2E_1$ y E_2 .

Figura 2.11 dos ejemplos de amplificadores diferenciales son el de substractor de (a) y la utilización del amplificador operacional tanto como amplificador inversor como no inversor en (b).

$$V_o = \frac{R_f}{R_i} (E_1 - E_2) \quad (2.10)$$

2.7.2 Amplificador inversor y no inversor

En la figura 2.11(b), la señal E_1 se aplica a la entrada no inversora del amplificador y la señal E_2 se aplica a la entrada inversora. Haremos una sobreposición para analizar este circuito. Supongamos que se quita E_2 y se reemplaza por una tierra. Lo que E_1 ve es un amplificador no inversor con una ganancia de $(R_f + R_i)/R_i$ o 2. Es decir, llevará a V_o sólo a $2E_1$. A continuación se reconecta E_2 y E_1 se reemplaza por tierra. E_2 ve un amplificador inversor con una ganancia de -1 . E_2 lleva a V_o a $-E_2$. Cuando tanto E_1 como E_2 están conectados, V_o responde a

$$V_o = 2E_1 - E_2 \quad (2.11)$$

Como se muestra en la figura 2.11(b), $V_o = 1$ V cuando $E_1 = 2$ V y $E_2 = 3$ V.

2.8 Amplificador de instrumentación.

En la figura 2.12 se muestra un circuito que proporciona una salida con base en la diferencia entre dos entradas (multiplicada por un factor de escala). Se proporciona un potenciómetro para permitir el ajuste del factor de escala del circuito. Aunque se usan tres op-amp, todo lo que se necesita es un solo IC de op-amp cuádruple (además de los resistores). Se puede demostrar que el voltaje de salida es:

$$\frac{V_o}{V_1 - V_2} = 1 + \frac{2R}{R_P}$$

Por lo que la salida puede obtenerse a partir de:

$$V_o = \left(1 + \frac{2R}{R_P}\right) (V_1 - V_2) = k(V_1 - V_2) \quad (2.12)$$





Figura 2.12 Amplificador de instrumentación.

Ejemplo 2.3.

Calcule la expresión del voltaje de salida para el circuito de la siguiente figura.



Circuito para el ejemplo 2.3

El voltaje de salida puede expresarse si se utiliza la ecuación (2.12) como:

$$V_o = \left(1 + \frac{2R}{R_p}\right)(V_1 - V_2) = \left[1 + \frac{2(5000)}{500}\right](V_1 - V_2)$$

$$= 21(V_1 - V_2)$$

2.9 Op-amp unitario y distribuidor de voltaje.

El circuito seguidor unitario, que se muestra en la figura 2.13a, proporciona una ganancia unitaria (1) sin inversión de polaridad o fase. A partir del circuito equivalente (vea la figura 2.13b), está claro que:

$V_o = V_i$

(2.13)

Y que la salida es de la misma polaridad y magnitud que la entrada. El circuito opera como un circuito emisor seguidor o seguidor de fuente, a excepción de que la ganancia es exactamente unitaria.




Figura 2.13 a) seguidor unitario: b) circuito equivalente de tierra virtual.

2.10 Op-amp comparador.

Comparador de voltaje cuádruple LM339

Las terminales y la operación de un amplificador operacional especializado, el LM339, se muestran en las figuras 2.14 y 2.15. El LM339 contiene cuatro amplificadores independientes que fueron diseñados especialmente para funcionar como comparadores de voltaje flexibles. Para estudiar su operación analizaremos la función que desempeña cada terminal.

Terminales de alimentación. Las terminales 3 y 12 corresponden a las terminales de alimentación de voltaje positivo y negativo respectivamente de los cuatro comparadores. El máximo voltaje de alimentación entre las terminales 3 y 12 es de ± 18 V. En la mayor parte de las aplicaciones, la terminal negativa se conecta a tierra, en la terminal 12. Por consiguiente, la terminal 3 puede tener cualquier voltaje que esté entre 2 y $36 V_{cc}$. El LM339 se usa especialmente en una operación con fuente única.

Terminales de salida. La terminal de salida de cada amplificador operacional es un transistor *npn* en colector abierto. Cada colector está conectado a las respectivas terminales de salida 2, 1, 14 y 13. Todos los emisores se encuentran conectados juntos y luego a la terminal 12. Si la terminal 12 está a tierra, la de salida actúa como interruptor. Un interruptor cerrado extiende la tierra de la terminal 12 a la de salida [véase la figura 2.15(b)].

Si se quiere que la salida vaya al nivel de voltaje alto cuando el interruptor está abierto, es necesario colocar una resistencia de elevación de voltaje (*pull-up*) y una fuente de voltaje externa. Según se muestra en la figura 2.15(a), esta característica facilita la interconexión entre un sistema analógico de ± 15 V y uno digital de 5 V. La terminal de salida no disipará más de 16 mA.

Terminales de entrada. Las terminales de entrada son diferenciales. Por medio de la ecuación (2.14) se determina el signo de E_d . Si E_d es *positiva*, el interruptor de salida estará *abierto*, como en la figura 2.15(a). Si E_d es *negativa*, el interruptor de salida estará *cerrado* como en la figura 2.15(b). A diferencia de muchos otros amplificadores operacionales, es posible llevar las terminales de entrada hasta el potencial de referencia tierra cuando la terminal 12 está conectada a tierra.

$$E_d = \text{Voltaje de entrada (+)} - \text{Voltaje de salida (-)} \quad (2.14)$$

Resumen. Si la entrada (+) de un LM339 es *mayor* que la entrada (-), la resistencia de *elevación* de voltaje (*pull-up*) lleva la salida al nivel de voltaje alto. Si la entrada (+) es *menor* que la entrada (-), la salida *cae* hasta el potencial de tierra en la terminal 12. Ahora, pues, ya contamos con suficiente información para analizar el modulador de ancho de pulso.






FIGURA 2-14 Diagrama de conexión para el comparador cuádruple LM339. Contiene cuatro comparadores de voltaje en un encapsulado doble en línea de 14 terminales.



(a) Si la entrada (+) está por encima, de la entrada (-), el interruptor de salida queda abierto; el voltaje V_o es el adecuado para el sistema digital.



(b) Si la entrada (+) está por abajo de la entrada (-) el interruptor de salida queda cerrado y disipa 2 mA de corriente a través de la resistencia R_p de la fuente de 5 V.

FIGURA 2-15 Operación de un comparador LM339 (salida en colector abierto). Cuando E_d es positivo en (a), V_o aumenta. V_o se determina de la fuente positiva externa, la resistencia R_p y cualquier resistencia de carga externa. Si E_d es negativo como en (b), la salida disminuye hasta llegar casi al potencial de tierra.

UNIDAD III

SISTEMAS MULTITETAPA Y CONSIDERACIONES DE FRECUENCIA DE LOS AMPLIFICADORES OPERACIONALES.

3.1 Decibeles y su relación con los logaritmos, con la potencia, el voltaje y la corriente.

Los decibeles tienen que ver con la relación de rechazo en modo común, y esta a su vez con las ganancias en modo diferencial y modo común, donde estas ganancias se obtienen considerando el voltaje de salida y el voltaje en su respectivo modo (común o diferencial).

$$\boxed{CMRR = \frac{A_d}{A_c}} \quad (3.1)$$

El valor de la CMRR también puede expresarse en términos logarítmicos como:

$$\boxed{CMRR (\log) = 20 \log_{10} \frac{A_d}{A_c}} \quad (\text{dB}) \quad (3.2)$$

Ejemplo 3.1

Calcule la CMRR para las mediciones de circuito que se muestran en la figura 3.1




Figura 3.1 Operación en modo diferencial y en modo común: (a) modo diferencial; (b) modo común.

Solución

A partir de la medición mostrada en la figura 3.1a, mediante el empleo del procedimiento en el paso 1 anterior, se obtiene

$$A_d = \frac{V_o}{V_d} = \frac{8 \text{ V}}{1 \text{ mV}} = 8000$$

La medición mostrada en la figura 3.1b, mediante el procedimiento en el paso 2 anterior, da

$$A_c = \frac{V_o}{V_c} = \frac{12 \text{ mV}}{1 \text{ mV}} = 12$$

Al utilizar la ecuación 3.1, el valor de CMRR es

$$\text{CMRR} = \frac{A_d}{A_c} = \frac{8000}{12} = 666.7$$

Que también puede expresarse como:

$$\text{CMRR} = 20 \log_{10} \frac{A_d}{A_c} = 20 \log_{10} 666.7 = 56.48 \text{ dB}$$

3.2 Respuesta en frecuencia del Op-amp

3.2.1 Compensación Interna de frecuencia

Tanto los amplificadores operacionales de propósito general como los especializados están **compensados internamente**, es decir, el fabricante ha instalado dentro de dichos dispositivos un pequeño capacitor, generalmente de 30 picofarads, pF. Este *capacitor de compensación interna de frecuencia* impide que el amplificador operacional oscile a altas frecuencias. Las oscilaciones se evitan disminuyendo la ganancia del amplificador operacional conforme aumenta la frecuencia. De otra manera habría ganancia y corrimiento de fase suficientes como para que en alguna frecuencia alta la señal de salida pudiera retroalimentarse a la entrada y causar oscilaciones.

De acuerdo con la teoría básica de circuitos, la reactancia de un capacitor disminuye conforme aumenta la frecuencia: $X_c = 1/(2\pi fC)$. Por ejemplo, si la frecuencia se incrementa en 10, la reactancia del capacitor disminuye en 10. Por lo tanto, no es accidental que la ganancia de voltaje de un amplificador operacional disminuya a la décima parte conforme la frecuencia de la señal de entrada aumenta en 10. A un cambio de frecuencia por un factor de 10 se le conoce como *década*. Los fabricantes muestran la manera en que se relaciona la ganancia en lazo abierto del amplificador operacional con la frecuencia de la señal diferencial de entrada

mediante una curva llamada *ganancia de voltaje en lazo abierto, en función de la frecuencia*. La curva también se denomina *respuesta a pequeña señal*.

3.2.2 Curva de respuesta en frecuencia

En la figura 3.2 se muestra la curva característica correspondiente a amplificadores operacionales compensados internamente, como es el caso del 741. A bajas frecuencias (abajo de 0.1 Hz), la ganancia en lazo abierto es muy alta. Un valor común es de 200,000 (106 dB) y este valor es el que se especifica en las hojas de datos en las que no está presente una curva. Observe que el valor de la "ganancia de voltaje para gran señal", del apéndice 1, es de 200,000. En cambio, la ganancia en lazo abierto del OP-77 es de 140 dB o 10,000,000.

El punto *A* de la figura 3.2 señala dónde se encuentra la *frecuencia de corte* y dónde la ganancia de voltaje de 0.707 veces su valor a frecuencias muy bajas. Por lo tanto, la ganancia de voltaje en el punto *A* (en el que la frecuencia de E_d es de 5 Hz) es alrededor de 140,000 o $0.707 \times 200,000$.

Los puntos *C* y *D* muestran cómo la ganancia decae en un factor de 10 conforme la frecuencia se eleva por un factor también de 10. El cambio de frecuencia o ganancia por un factor de 10 se expresa más correctamente con el término *por década*. El eje vertical a la derecha de la figura 3.2 es una gráfica de la ganancia de voltaje en decibeles (dB). La ganancia de voltaje disminuye 20 dB para un incremento en la frecuencia de una década. Esto explica por qué la curva de respuesta a la frecuencia de *A* a *B* se describe como una *pendiente de 20 dB/década*. Otra manera de describir lo anterior es por medio de una *pendiente de 6 dB/octava* ("octava" significa duplicar la frecuencia). Por lo tanto, cada vez que la frecuencia se duplica, la ganancia de voltaje disminuye en 6 dB.




Figura 3.2 Ganancia de voltaje en lazo abierto de un amplificador operacional 741 en función de la frecuencia.

3.2.3 Ancho de banda de ganancia unitaria

Cuando para construir un amplificador se utiliza un amplificador operacional y unas cuantas resistencias, la respuesta en frecuencia del amplificador dependerá del amplificador operacional. La característica clave del amplificador operacional se define como la frecuencia para la que la ganancia de dicho amplificador es igual a la unidad. Para representar esta característica se utiliza el símbolo B . Se le da el nombre de *ancho de banda de ganancia unitaria para pequeña señal*. Más adelante en este capítulo necesitaremos emplear del valor B para predecir la respuesta para alta frecuencia del amplificador construido con dicho amplificador operacional.

En la presente sección se explicarán tres formas de obtener B a partir de la hoja de datos del fabricante. Primero, si cuenta con la gráfica del fabricante de A_{OL} en función de la frecuencia, localice un punto en donde $A_{OL} = 1$ (véase el punto B en la figura 3.2, $B = 1$ MHz). Segundo, algunas hojas de datos no contienen la especificación llamada ancho de banda de ganancia unitaria, o bien una curva como la de la figura 3.2; en cambio, ofrecen una especificación denominada *tiempo de subida de respuesta transitoria (ganancia unitaria)*. En el caso del amplificador 741, normalmente este tiempo es de $0.25 \mu s$ y, como máximo, $0.8 \mu s$. El ancho de banda B se calcula con base en la especificación del tiempo de subida mediante la expresión:

$$B = \frac{0.35}{\text{tiempo de subida}} \quad (3.3)$$

En donde B se expresa en Hertz y el tiempo de subida en segundos.

Ejemplo 3.2.

El amplificador operacional 741 tiene un tiempo de subida de $0.35 \mu s$. Obtenga el ancho de banda de ganancia unitaria o pequeña señal.

Solución:

$$B = \frac{0.35}{0.35 \mu s} = 1 \text{ MHz}$$

Ejemplo 3.3.

¿Cuál es la ganancia de voltaje en lazo abierto a 1 Mhz del amplificador operacional del ejemplo 3.2?

Solución: De la definición de B , la ganancia de voltaje es 1.

Ejemplo 3.4.

¿Cuál es la ganancia de voltaje en lazo abierto a 100 kHz del amplificador operacional, en los ejemplos 3.2 y 3.3?

Solución En la figura 3.2 puede observarse que, si la frecuencia disminuye una década, la ganancia debe aumentar en una década. Por lo tanto, debido a que la frecuencia disminuye en una década (de 1 MHz a 100 kHz), la ganancia debe aumentar en una década.

El ejemplo 3.4 nos lleva a concluir que si se divide la frecuencia de la señal, f , entre el ancho de banda de ganancia unitaria, B , el resultado es la ganancia del amplificador operacional a la frecuencia de la señal. Expresado en forma matemática:

$$\text{ganancia en lazo abierto a } f = \frac{\text{ancho de banda para ganancia unitaria}}{\text{frecuencia de la señal de entrada, } f} \quad (3.4)$$

Ejemplo 3.5.

¿Cuál es la ganancia en lazo abierto de un amplificador operacional que tiene un ancho de banda de ganancia unitaria de 1.5 MHz para una señal de 1 kHz?

Solución Mediante la ecuación (3.4), la ganancia en lazo abierto a 1 kHz es:

$$\frac{1.5 \text{ MHz}}{1 \text{ kHz}} = 1500$$

La ecuación (3.4) es la tercera forma de obtener B . Si se conoce la ganancia en lazo abierto del amplificador operacional correspondiente a una frecuencia dentro de la región de corte, basta multiplicar los dos valores para obtener B . Veremos nuevamente el ejemplo 3.5. Si $A_{ol} = 1000$ a una frecuencia de 1500 Hz, entonces $B = 1500 \times 1000 = 1.5 \text{ MHz}$.

Los datos que aparecen en la figura 3.2 son útiles para aprender, aunque probablemente no se apliquen a un amplificador operacional específico. Por ejemplo, si bien 200,000 es una ganancia en lazo abierto característica determinada de un 741, el fabricante sólo garantiza una ganancia mínima de 20,000 para amplificadores operacionales de propósito general. Aun 20,000 es suficiente para la mayor parte de las aplicaciones.

3.2.3.1 Tiempo de subida

Suponga que el voltaje de entrada E_i de un amplificador de ganancia unitaria por efecto de una onda cuadrada o una señal de pulso cambia de manera muy rápida. Idealmente E_i debería cambiar de 0 V a +20 mV en un tiempo 0; en la práctica, se requieren unos cuantos nanosegundos. Para el caso de la ganancia unitaria, la salida debe cambiar de 0 a +20 mV en los mismos nanosegundos. Sin embargo, toma

tiempo que la señal se propague por todos los transistores del amplificador operacional. También toma tiempo que el voltaje de la salida se eleve a su valor final. El *tiempo de subida* se define como el lapso requerido para que el voltaje de la salida se eleve desde el 10 al 90% de su valor final, el tiempo de respuesta de un 741 es de $0.35 \mu\text{s}$. En consecuencia, transcurrirán $0.35 \mu\text{s}$ para que el voltaje de salida cambie de 2 a 18 mV.

3.3 Amplificadores en cascada con acoplamiento RC.

Filtro pasa-banda

La figura 3.3 muestra un filtro pasa-banda que utiliza dos etapas, la primera es un filtro pasa-altos y la segunda es un filtro pasa-bajos; la operación combinada da como resultado la respuesta pasa-banda deseada.





Figura 3.3 Filtro activo pasa-banda.

Ejemplo 3.6.

Calcule las frecuencias de corte del circuito filtro pasa-banda de la figura 3.3, con $R_1 = R_2 = 10 \text{ K}\Omega$, $C_1 = 0.1 \mu\text{F}$ y $C_2 = 0.002 \mu\text{F}$.

Solución:

$$f_{OL} = \frac{1}{2\pi R_1 C_1} = \frac{1}{2\pi(10 \times 10^3)(0.1 \times 10^{-6})} = 159.15 \text{ Hz}$$

$$f_{OH} = \frac{1}{2\pi R_2 C_2} = \frac{1}{2\pi(10 \times 10^3)(0.002 \times 10^{-6})} = 7.96 \text{ kHz}$$

3.4 Amplificadores en cascada acoplados directamente.

3.4.1 Multiplicador de ganancia constante

Uno de los circuitos de op-amp más comunes es el multiplicador inversor de ganancia constante, el cual proporciona una ganancia o amplificación precisa. La figura 3.4 muestra una conexión de circuito estándar de este tipo, con la ganancia resultante dada por

$$A = -\frac{R_f}{R_i}$$

(3.5)




Figura 3.4 Amplificador de ganancia fija.

Ejemplo 3.7.

Determine el voltaje de salida para el circuito de la figura 3.5 con una entrada senoidal de 2.5 mV.




Figura 3.5 Circuito para el ejemplo 3.7.

Solución:

El circuito de la figura 3.5 emplea un op-amp 741 para proporcionar una ganancia constante o fija, calculada a partir de la ecuación 3.5 como

$$A = -\frac{R_f}{R_1} = -\frac{200 \text{ k}\Omega}{2 \text{ k}\Omega} = -100$$

El voltaje de salida es entonces

$$V_o = AV_i = -100(2.5 \text{ mV}) = -250 \text{ mV} = -0.25 \text{ V}$$

En la figura 3.6 se presenta un multiplicador no inversor de ganancia constante, con la ganancia dada por

(3.6)




Figura 3.6 Amplificador no inversor de ganancia fija.

Ejemplo 3.8:

Calcule el voltaje de salida del circuito de la figura 3.7, para una entrada de $120 \mu\text{V}$.




Figura 3.7 Circuito para el ejemplo 3.8.

Solución:

La ganancia del circuito op-amp se calcula mediante la ecuación 3.6 de la siguiente forma

$$A = 1 + \frac{R_f}{R_1} = 1 + \frac{240 \text{ k}\Omega}{2.4 \text{ k}\Omega} = 1 + 100 = 101$$

El voltaje de salida será entonces de

$$V_o = AV_i = 101(120 \mu\text{V}) = \mathbf{12.12 \text{ mV}}$$

3.4.2 Ganancia de etapas múltiples

Cuando se conectan varias etapas en serie, la ganancia total es el producto de las ganancias individuales de cada etapa. La figura 3.4 muestra una conexión de tres etapas. La primera etapa *esta* conectada para proporcionar ganancia no inversora, como la que da la ecuación (3.6). Las siguientes dos etapas proporcionan una ganancia inversora dada por la ecuación (3.5). La ganancia total del circuito es entonces no inversora y calculada por:

$$A = A_1 A_2 A_3$$

donde $A_1 = 1 + R_f/R_1$, $A_2 = -R_f/R_2$, y $A_3 = -R_f/R_3$.




Figura 3.8 Conexión de ganancia constante con múltiples etapas.

Ejemplo 3.9.

Calcule el voltaje de salida del circuito de la figura 3.8 y con los componentes de resistencia de los siguientes valores: $R_f = 470 \text{ k}\Omega$, $R_1 = 4.3 \text{ k}\Omega$, $R_2 = 33 \text{ k}\Omega$ y $R_3 = 33 \text{ k}\Omega$ para una entrada de $80 \mu\text{V}$.

Solución

La ganancia del amplificador se calcula para ser

$$\begin{aligned} A &= A_1 A_2 A_3 = \left(1 + \frac{R_f}{R_1}\right) \left(-\frac{R_f}{R_2}\right) \left(-\frac{R_f}{R_3}\right) \\ &= \left(1 + \frac{470 \text{ k}\Omega}{4.3 \text{ k}\Omega}\right) \left(-\frac{470 \text{ k}\Omega}{33 \text{ k}\Omega}\right) \left(-\frac{470 \text{ k}\Omega}{33 \text{ k}\Omega}\right) \\ &= (110.3)(-14.2)(-14.2) = 22.2 \times 10^3 \end{aligned}$$

por lo que $V_o = AV_i = 22.2 \times 10^3(80 \mu\text{V}) = 1.78 \text{ V}$

Ejemplo 3.10.

Muestre la conexión de un op-amp cuádruple LM 124 como un amplificador de tres etapas con ganancias de +10, -18 y -27. Use una resistencia de retroalimentación de $270 \text{ k}\Omega$ para los tres circuitos. ¿Qué voltaje de salida resultará para una entrada de $150 \mu\text{V}$?

Solución

Para la ganancia de +10:

$$A_1 = 1 + \frac{R_f}{R_1} = +10$$

$$\frac{R_f}{R_1} = 10 - 1 = 9$$

$$R_1 = \frac{R_f}{9} = \frac{270 \text{ k}\Omega}{9} = 30 \text{ k}\Omega$$

Para la ganancia de -18:

$$A_2 = -\frac{R_f}{R_2} = -18$$

$$R_2 = \frac{R_f}{18} = \frac{270 \text{ k}\Omega}{18} = 15 \text{ k}\Omega$$

Para la ganancia de -27:

$$A_3 = -\frac{R_f}{R_3} = -27$$

$$R_3 = \frac{R_f}{27} = \frac{270 \text{ k}\Omega}{27} = 10 \text{ k}\Omega$$

El circuito que indica las conexiones de las terminales y todos los componentes usados estaca la figura 3.9. Para una entrada de $V_i = 150 \mu\text{V}$, el voltaje de salida será

$$V_o = A_1 A_2 A_3 V_i = (10)(-18)(-27)(150 \mu\text{V}) = 4860(150 \mu\text{V}) \\ = 0.729 \text{ V}$$




Figura 3.9 Circuito del ejemplo 4 (mediante LM124).

Pueden usarse también varias etapas de op-amp para generar ganancias separadas, como las que se muestran en el siguiente ejemplo.

Ejemplo 3.11.

Muestre la conexión de tres etapas de op-amp con un IC LM348 para proporcionar salidas que son 10, 20 y 50 veces más grandes que la entrada. En todas las etapas utilice un resistor de retroalimentación de $R_f = 500 \text{ k}\Omega$.

Solución:

El componente de resistencia para cada etapa se calcula como:

$$R_1 = -\frac{R_f}{A_1} = -\frac{500 \text{ k}\Omega}{-10} = 50 \text{ k}\Omega$$

$$R_2 = -\frac{R_f}{A_2} = -\frac{500 \text{ k}\Omega}{-20} = 25 \text{ k}\Omega$$

$$R_3 = -\frac{R_f}{A_3} = -\frac{500 \text{ k}\Omega}{-50} = 10 \text{ k}\Omega$$

El circuito resultante se dibuja en la figura 3.10.




Figura 3.10 Circuito para el ejemplo 3.11 (mediante el LM348).

3.4.3 Suma de voltajes

Otro uso común de un op-amp es como amplificador sumador. La figura 3.11 muestra la conexión con la salida, como la suma de las tres entradas, multiplicada cada una por una ganancia diferente. El voltaje de salida es

$$V_o = -\left(\frac{R_f}{R_1} V_1 + \frac{R_f}{R_2} V_2 + \frac{R_f}{R_3} V_3\right) \quad (3.7)$$




Figura 3.11 Amplificador sumador.

3.4.4 Resta de voltajes

Se pueden restar dos señales, una de otra, de varias maneras. La figura 3.12 señala dos etapas de op-amp usadas para proporcionar una resta de señales de entrada. La salida resultante se da por




Figura 3.12 Circuito para restar dos señales.

$$V_o = - \left[\frac{R_f}{R_3} \left(- \frac{R_f}{R_1} V_1 \right) + \frac{R_f}{R_2} V_2 \right]$$

$$V_o = - \left(\frac{R_f}{R_2} V_2 - \frac{R_f}{R_3} \frac{R_f}{R_1} V_1 \right)$$

(3.8)

3.5 Consideraciones generales de frecuencia en relación con la fase de la señal.

Un op-amp está diseñado para ser un amplificador de alta ganancia y con un gran ancho de banda. Esta operación tiende a ser inestable (oscila) debido a retroalimentación positiva. Para asegurar una operación estable, los op-amp se construyen con circuitería de compensación interna que también causa que la ganancia muy alta de lazo abierto disminuya con el incremento de frecuencia. A esta reducción de ganancia se le conoce como *atenuación progresiva*. En la mayoría de los amplificadores, la atenuación progresiva se presenta con un porcentaje de 20 dB por década (-20 dB/década) o 6 dB por octava (-6 dB/octava). (Vea el capítulo 11 para una cobertura introductoria sobre los db y la respuesta en frecuencia.)

Obsérvese que mientras las especificaciones de un op-amp listan una ganancia de voltaje en lazo abierto (A_{VD}), el usuario conecta por lo general el op-amp usando resistencias de retroalimentación para reducir la ganancia de voltaje del circuito a un valor mucho más pequeño (ganancia de voltaje en lazo cerrado, A_a). Varias mejoras al circuito resultan de esta reducción de ganancia. Primero, la ganancia de voltaje del amplificador es un valor más preciso y establecido por las resistencias externas; segundo, la impedancia de entrada del circuito aumenta sobre la del op-amp solo; tercero, la impedancia de salida del circuito es reducida de la del op-amp solo; y por último, la respuesta en frecuencia del circuito aun sobre la del op-amp solo.

3.5.1 Ganancia-ancho de banda

Debido a la circuitería de compensación interna incluida en un op-amp, la ganancia de voltaje cae conforme se incrementa la frecuencia. Las especificaciones del op-amp proporcionan una descripción de la ganancia en función del ancho de banda. La figura 3.13 proporciona una grafica de la ganancia en función de la frecuencia para un op-amp típico. Si se baja la frecuencia hasta de, la ganancia se convierte en el valor listado por la especificación A_{VD} (ganancia diferencial de voltaje) del fabricante y por lo general tiene un valor muy grande. Conforme aumenta la frecuencia de la señal de entrada, la ganancia en lazo abierto cae hasta que

finalmente llega al valor de 1 (unitaria). La frecuencia en este valor de ganancia la especifica el fabricante como el ancho de banda de ganancia unitaria, B_1 . Aunque este valor es una frecuencia (véase la figura 3.13) en la que la ganancia llega a 1, y puede considerarse un ancho de banda, puesto que la banda de frecuencia desde 0 Hz hasta la frecuencia de ganancia unitaria es también un ancho de banda. Por tanto, se podría hacer referencia al donde la ganancia se reduce a 1, como la frecuencia de ganancia unitaria (f_1) o el ancho del banda de ganancia unitaria (B_1)




Figura 3.13 Grafica de ganancia en función de la frecuencia.

Otra frecuencia interesante es la que vemos en la figura 3.13, a la cual la ganancia cae en 3 dB (o a 0.707 de la ganancia en dc, A_{VD}), siendo esta la frecuencia de corte del op-amp, f_c . De hecho, la frecuencia de ganancia unitaria y de corte están relacionadas por

$$f_1 = A_{VD} f_c \quad (3.9)$$

La ecuación (3.9) muestra que a la frecuencia de ganancia unitaria también se le puede llamar producto ganancia-ancho de banda del op-amp.

Ejemplo 3.12.

Determine la frecuencia de corte de un op-amp que tiene los valores especificados de $B_1 = 1 \text{ MHz}$ y $A_{VD} = 200 \text{ v/mV}$.

Solución

Dado que $f_1 = B_1 = 1 \text{ MHz}$, podemos utilizar la ecuación 3.9 para calcular:

$$f_c = \frac{f_1}{A_{VD}} = \frac{1 \text{ MHz}}{200 \text{ V/mV}} = \frac{1 \times 10^6}{200 \times 10^3} = 5 \text{ Hz}$$

3.5.2 Rapidez de respuesta (SR)

Otro parámetro que refleja la habilidad del op-amp para manejar diversas señales es la rapidez de respuesta, definida como

Rapidez de respuesta = tasa máxima a la cual la salida del amplificador puede cambiar en volts por microsegundo (V/μs)

$$\boxed{SR = \frac{\Delta V_o}{\Delta t} \quad \text{V}/\mu\text{s} \quad \text{con } t \text{ en } \mu\text{s}} \quad (3.10)$$

La rapidez de respuesta proporciona un parámetro que especifica la tasa máxima de cambio *del* voltaje de salida cuando hay una entrada a gran señal escalón.* Si uno trata de llevar a la salida a una tasa de cambio de voltaje mayor que la rapidez de respuesta, la salida no será capaz de cambiar lo suficientemente rápido, por lo que no variará a lo largo del intervalo completo esperado, y dará como resultado el recorte o distorsión de la señal. En cualquier caso, la salida no será un duplicado amplificado de la señal de entrada si se excede la rapidez de respuesta del op-amp.

Para un op-amp que tiene una rapidez de respuesta de $SR = 2 \text{ V}/\mu\text{s}$, ¿cuál es la ganancia de voltaje máxima en lazo cerrado que se puede usar cuando la señal de entrada varía en 0.5 V en 10 μs?

Solución

Debido a que $V_o = A_{CL}V_i$, podemos usar:

$$\frac{\Delta V_o}{\Delta t} = A_{CL} \frac{\Delta V_i}{\Delta t}$$

Apartir de la cual obtenemos:

$$A_{CL} = \frac{\Delta V_o / \Delta t}{\Delta V_i / \Delta t} = \frac{SR}{\Delta V_i / \Delta t} = \frac{2 \text{ V}/\mu\text{s}}{0.5 \text{ V}/10 \mu\text{s}} = 40$$

Cualquier ganancia de voltaje en lazo cerrado de una magnitud mayor de 40 llevará la salida a una tasa mayor a la permitida por la rapidez de respuesta, por lo que la ganancia máxima en lazo cerrado será de 40.

3.5.3 Frecuencia máxima de señal

La máxima frecuencia a la que puede operar un op-amp depende tanto de los parámetros del op-amp tanto del ancho de banda (BW), como a la rapidez de respuesta (SR) del op-amp. Para una señal s de forma general

$$v_o = K \text{sen}(2\pi ft)$$

Se puede mostrar que la tasa de cambio de voltaje máxima es una

$$\text{Tasa de cambio máxima de señal} = 2\pi fK \quad \text{V/s}$$

Para prevenir la distorsión en la salida, la tasa de cambio también debe ser menor que la rapidez de respuesta, esto es,

$$2\pi fK \leq \text{SR}$$

$$\omega K \leq \text{SR}$$

por lo que

| |
|------------------------------------------------------|
| $f \leq \frac{\text{SR}}{2\pi K} \quad \text{Hz}$ |
| $\omega \leq \frac{\text{SR}}{K} \quad \text{rad/s}$ |

(3.11)

Además, la máxima frecuencia, f , en la ecuación (3.11), también está limitada por el ancho de banda de ganancia unitaria.

Ejemplo 3.13:

Para la señal y el circuito de la figura 3.14, determine la frecuencia máxima que puede usarse (La rapidez de respuesta del op-amp es $\text{SR} = 0.5 \text{ V}/\mu\text{s}$.)




Figura 3.14 Circuito op-amp del ejemplo 3.13.

Solución

Para una ganancia de magnitud

$$A_{cl} = \left| \frac{R_f}{R_1} \right| = \frac{240 \text{ k}\Omega}{10 \text{ k}\Omega} = 24$$

El voltaje de salida proporciona

$$K = A_{cl} V_i = 24(0.02 \text{ V}) = 0.48 \text{ V}$$

Ecuación 3.11:

$$\omega \leq \frac{SR}{K} = \frac{0.5 \text{ V}/\mu\text{s}}{0.48 \text{ V}} = 1.1 \times 10^6 \text{ rad/s}$$

Dado que la frecuencia de la señal, $\omega = 300 \times 10^3 \text{ rad/s}$, es menor que el valor máximo determinado arriba, no existirá distorsión a la salida.

UNIDAD IV

FILTROS ACTIVOS.

4.1 Aspectos generales.

Los filtros son circuitos que permiten el paso de una determinada banda de frecuencias mientras atenúan todas las señales que no estén comprendidas dentro de esta banda. Existen filtros activos y pasivos. Los *filtros pasivos* sólo tienen resistencias, inductores y capacitores. En los *filtros activos*, que serán los únicos de los que se tratará en este libro, se utilizan transistores o amplificadores operacionales además de resistencias, inductores y capacitores. Los inductores no se emplean mucho en los filtros activos pues son voluminosos, caros y a veces tienen componentes resistivas de elevada magnitud.

Existen cuatro tipos de filtros: *pasa bajas*, *pasa altas*, *pasa banda* y *de eliminación de banda* (también conocidos como *de rechazo de banda* o *de muesca*). En la figura 4.1 se pueden observar las gráficas de la respuesta a la frecuencia de estos cuatro tipos de filtros. El filtro pasa bajas es un circuito cuyo voltaje de salida es constante, desde cd hasta llegar a cierta *frecuencia de corte*, f_c . Conforme la frecuencia va aumentando por arriba de f_c , el voltaje de salida se atenúa (disminuye). La figura 4.1 (a) es una gráfica de la magnitud del voltaje de salida de un filtro pasa bajas en función de la frecuencia. La línea continua corresponde a la gráfica de un filtro pasa bajas ideal; las líneas punteadas indican las curvas correspondientes a filtros pasa bajas reales. El rango de frecuencias *transmitidas* se conoce como *pasabanda*. El rango de frecuencias *atenuadas* se conoce como *banda de rechazo*. La frecuencia de corte, f_c se conoce también como frecuencia 0.707, frecuencia de -3 dB, frecuencia de esquina o frecuencia de ruptura.

Los filtros pasa altas atenúan el voltaje de salida de todas las frecuencias que están por debajo de la frecuencia de corte, f_c . Para frecuencias superiores a f_c , la magnitud del voltaje de salida es constante. En la figura 4.1(b) se aprecian las gráficas del filtro pasa altas ideal y real. La línea continua corresponde a la curva ideal, en tanto que las líneas punteadas muestran la diferencia de los filtros pasa altas reales de la situación ideal.

Los filtros pasa banda sólo dejan pasar una banda de frecuencias mientras atenúan las demás frecuencias que están fuera de la banda. Los filtros de eliminación de banda funcionan justamente de la forma contraria; es decir, los filtros de eliminación de banda rechazan determinada banda de frecuencias, en tanto que pasan todas las frecuencias que no pertenecen a la banda. En la figura 4.1(c) y (d) se muestran las gráficas de respuesta a la frecuencia características de filtros pasa banda y de eliminación de bandas. También en este caso la línea continua representa la gráfica ideal y las líneas punteadas, las curvas reales.

Los filtros son parte fundamental de los circuitos electrónicos y se utilizan en aplicaciones que van de los circuitos de audio a los sistemas de procesamiento de señales digitales.




Figura 4.1 Respuesta a la frecuencia de cuatro tipos de filtros

Introducción al filtro Butterworth

En diversas aplicaciones de los filtros pasa bajas se necesita que la ganancia en lazo cerrado se aproxime lo más posible a 1 dentro de la banda de paso. Para este tipo de aplicación lo mejor es el *filtro Butterworth*. A este tipo de filtro también se le conoce como filtro *máximamente plano* o *plano-plano*. Todos los filtros utilizados en este capítulo serán del tipo Butterworth. En la figura 4.2 se muestra la respuesta a la frecuencia ideal (línea continua) y la respuesta a la frecuencia real (líneas punteadas) de tres tipos de filtros Butterworth. Conforme las atenuaciones se van volviendo más pronunciadas, podemos ver que se aproximan más al filtro ideal. Para obtener una atenuación de -40 dB/década se podrían acoplar dos filtros activos similares al de la figura 4.1(a). Sin embargo, éste no es el diseño más económico, ya que para ello se necesitan dos amplificadores operacionales. Posteriormente se explicará cómo construir un filtro Butterworth utilizando sólo un amplificador operacional y cómo obtener así una atenuación de -40 dB/década. Posteriormente, en otra sección se conecta en cascada un filtro de -40 dB/década con un filtro de -20 dB/década para obtener un filtro de -60 dB/década.

Los filtros Butterworth no se diseñan para mantener un ángulo de fase constante en la frecuencia de corte. El filtro pasa bajas básico de -20 dB/década tiene un ángulo de fase de -45° en la frecuencia ω_c . El filtro Butterworth de -40 dB/década tiene un ángulo de fase de -90° en el valor ω_c y el filtro de -60 dB/década tiene un ángulo de fase de -135° en ω_c . Por lo tanto, por cada aumento de -20 dB/década, el

ángulo de fase aumenta en -45° en el valor ω_c . Se verá a continuación un filtro Butterworth cuya atenuación es mayor de -20 dB/década.




Figura 4.2 Graficas de respuesta a la frecuencia de tres tipos de filtros pasa bajas Butterworth.

4.2 Filtro pasa bajas tipo Butterworth de 1°, 2° y 3° orden.

4.2.1 Filtro pasa bajas tipo Butterworth de 1° (-20DB/DÉCADA).

El circuito de la figura 4.1(a) es un filtro activo pasa bajas muy utilizado. El filtrado se realiza en el circuito RC y el amplificador operacional se utiliza como amplificador de ganancia unitaria. El valor de la resistencia R_f es igual a R y se incluye para el desvío de cd . En cd la reactancia capacitiva es infinita y la trayectoria de la resistencia de cd a tierra de las dos terminales de entrada debe ser igual.


El voltaje diferencial entre las terminales 2 y 3 es esencialmente 0 V. Por lo tanto, el voltaje que corre por el capacitor C es igual al voltaje de salida, V_o debido a que este circuito es un seguidor de voltaje. E_i se divide entre R y C . El voltaje del capacitor es igual a V_o y se expresa de la siguiente manera:

$$V_o = \frac{1/j\omega C}{R + 1/j\omega C} \times E_i \quad (4.1a)$$


En la que ω es la frecuencia de E_i en radianes por segundo ($\omega = 2\pi f$) y es igual a raíz de -1 . Reescribiendo la ecuación (4.1a) para obtener la ganancia de voltaje en lazo cerrado, A_{cl} , se llega a:

$$A_{CL} = \frac{V_o}{E_i} = \frac{1}{1 + j\omega RC} \quad (4.1b)$$

Para mostrar que el circuito de la figura 4.3(a) es un filtro pasa bajas, observe la variación de A_{CL} en la ecuación (4.1b) conforme varía la frecuencia. A frecuencias muy bajas, es decir,



(a) Filtro pasa bajas con una atenuación de -20 dB/década.



(b) Gráfica de la respuesta de frecuencia para el circuito de la parte (a).

Figura 4.3 filtro pasa bajas y grafica de respuesta a la frecuencia de un filtro cuya atenuación es de -20 dB/década.

Conforme ω se aproxima a 0 , $|A_{CL}| = 1$, en tanto que a frecuencias muy altas, conforme ω se aproxima a un valor infinito, $|A_{CL}| = 0$. (El signo de valor absoluto, $|\cdot|$, indica que se toma en cuenta sólo la magnitud de un valor.)

La figura 4.3(b) es una gráfica de $|A_{CL}|$ en función de ω y muestra que para frecuencias *mayores* a la frecuencia de corte, f_c , $|A_{CL}|$ disminuye con una

pendiente de 20 dB/década. Esto equivale a decir que la ganancia de voltaje se divide entre 10 cuando la frecuencia de ω aumenta 10 veces.

4.2.1.1 Diseño del filtro

La frecuencia de corte, ω_c , se define como la frecuencia de E_i en la que el $|A_v|$ reduce a 0.707 veces su valor de baja frecuencia. La frecuencia de corte se calcula mediante la expresión:

$$\omega_c = \frac{1}{RC} = 2\pi f_c \quad (4.2a)$$

En la que ω_c es la frecuencia de corte en radianes por segundo, f_c es la frecuencia de corte en hertz, R está expresada en ohms y C en farads. Resolviendo para R la ecuación (4.2a), ésta queda finalmente:

$$R = \frac{1}{\omega_c C} = \frac{1}{2\pi f_c C} \quad (4.2b)$$

Ejemplo 4.1.

Suponga que en la figura 4.2(a) $R = 10 \Omega$ y $C = 0.001 \mu\text{F}$. ¿Cuál es la frecuencia de corte?

Solución Mediante la ecuación (4.2a):

$$\omega_c = \frac{1}{(10 \times 10^3)(0.001 \times 10^{-6})} = 100 \text{ krad/s}$$

$$f_c = \frac{\omega_c}{6.28} = \frac{100 \times 10^3}{6.28} = 15.9 \text{ kHz}$$

Ejemplo 4.2.

Para el caso del filtro pasa bajas de la figura 4.2(a), calcule R para una frecuencia de corte de 2 kHz y $C = 0.005 \mu\text{F}$.

Solución De la ecuación (4.2b):

$$R = \frac{1}{\omega_c C} = \frac{1}{(6.28)(2 \times 10^3)(5 \times 10^{-9})} = 15.9 \text{ k}\Omega$$

Ejemplo 4.3.

En la figura 4.2(a) calcule R para una frecuencia de corte de 30 krad/s y $C = 0.01 \mu\text{F}$.

Solución De la ecuación (4.2b):

$$R = \frac{1}{\omega_c C} = \frac{1}{(30 \times 10^3)(1 \times 10^{-8})} = 3.3 \text{ k}\Omega$$

4.2.1.2 Respuesta del filtro

Para calcular el valor de A_{CL} para la frecuencia ω_c en la ecuación (4.1b) se sustituye $\omega RC = 1$:

$$A_{CL} = \frac{1}{1 + j1} = \frac{1}{\sqrt{2} \angle 45^\circ} = 0.707 \angle -45^\circ$$

Por lo tanto, la magnitud de A_{CL} para la frecuencia ω_c es:

$$|A_{CL}| = \frac{1}{\sqrt{2}} = 0.707 = -3 \text{ dB}$$

Y el ángulo de fase es de -45° .

La curva de trazo continuo de la figura 4.3(b) muestra cómo se desvía la magnitud de la respuesta real con la frecuencia respecto de la aproximación de la línea recta punteada en las proximidades de ω_c . En el valor $0.1\omega_c$, $|A_{CL}| = 0.1$ (-20 dB), y a $10\omega_c$, $|A_{CL}| = 0.1$ (-20 dB). En la tabla se presenta tanto la magnitud como el ángulo de fase correspondientes a diversos valores de ω entre $0.1\omega_c$ y $10\omega_c$.

En muchas aplicaciones se necesitan atenuaciones más pronunciadas después de la frecuencia de corte. Una configuración de filtro común mediante la que es posible obtener lo anterior es *el filtro Butterworth*.

| ω | $ A_{CL} $ | Ángulo de fase (grados) |
|-----------------|------------|-------------------------|
| $0.1 \omega_c$ | 1.0 | -6 |
| $0.25 \omega_c$ | 0.97 | -14 |
| $0.5 \omega_c$ | 0.89 | -27 |
| ω_c | 0.707 | -45 |
| $2 \omega_c$ | 0.445 | -63 |
| $4 \omega_c$ | 0.25 | -76 |
| $10 \omega_c$ | 0.1 | -84 |

Magnitud y Ángulo de fase del filtro pasa bajas de la figura 4.3a

4.2.2 Filtro pasa bajas tipo Butterworth de 2° (-40DB/DÉCADA).

El circuito de la figura 4.4(a) es uno de los filtros pasa bajas más comúnmente utilizados. Produce una atenuación de -40 dB/década; es decir, después de la frecuencia de corte, la magnitud de A_{cl} disminuye en 40 dB cuando ω aumenta a un valor de ω_c . La línea continua de la figura 4.4(b) muestra la gráfica de la respuesta a la frecuencia real. El amplificador operacional se conecta de tal manera que se obtenga una ganancia unitaria de cd. Se incluye la resistencia R_f para el desvío de cd. Dado que el circuito del amplificador operacional es básicamente un seguidor de voltaje (amplificador de ganancia unitaria), el voltaje existente a través de C_1 es igual al voltaje de salida, V_o .


El diseño del filtro pasa bajas de la figura 4.4(a) se simplifica considerablemente si los valores de las resistencias $R_1 = R_2 = R$. El procedimiento de diseño abarca los cinco pasos siguientes:

4.2.2.1 Procedimiento de diseño


1. Defina una frecuencia de corte, $\omega_c f_c$.
2. Defina Q; elija un valor adecuado, comprendido entre 100 pF y 0.1 μ F.
3. Defina $C_2 = 2Q$.
4. Calcule:

$$R = \frac{0.707}{\omega_c C_1} \quad (4.3)$$

5. Defina $R_f = 2R$.



(a) Filtro pasa bajas para una atenuación de -40 dB/década.



(b) Gráfica de la respuesta a la frecuencia del filtro pasa bajas de la parte (a).

FIGURA 4.4 Circuito y gráfica de respuesta a la frecuencia del filtro pasa bajas de -40 dB/década.

Ejemplo 4.4.

Calcule R_1 y R_2 para el caso de la figura 4.4(a) para una frecuencia de corte de 1 kHz. Suponga que $C_1 = 0.01 \mu\text{F}$.

Solución

$$\text{Elija } C_2 = 2C_1 = 2(0.01 \mu\text{F}) = 0.02 \mu\text{F. Elija } R_1 = R_2 = R$$

Con base a la ecuación 4.3

$$R = \frac{0.707}{(6.28)(1 \times 10^3)(0.01 \times 10^{-6})} = 11,258 \Omega$$

$$R_f = 2(11,258 \Omega) = 22,516 \Omega$$

4.2.2.2 Respuesta del filtro

La curva punteada de la figura 4.4(b) muestra que el filtro de la figura 4.4(a) no sólo tiene una atenuación más pronunciada después de ω_c que en el caso de la figura 4.3(a), sino que también conserva el valor de 0 dB casi hasta que la frecuencia llega al valor de $0.25 \omega_c$. Los ángulos de fase del circuito de la figura 4.4(a) tienen valores que van desde 0° cuando $\omega = 0 \text{ rad/s}$ (en el caso de cd) hasta -180° conforme ω se aproxima a un valor ∞ (infinito). En la tabla 2 se compara la magnitud y el ángulo de fase de los filtros pasa bajas de las figuras 4.3(a) y 4.4(a), desde $0.1 \omega_c$ hasta $10 \omega_c$.

Para el siguiente filtro se crea una configuración en cascada conectando el filtro de la figura 4.3(a) con el de la figura 4.4(a) y se obtiene así una atenuación de -60

dB/década. Como se demostrará, las resistencias son los únicos valores que hay que calcular.

Tabla 2: Magnitud y Angulo de fase de las figuras 4.3 y 4.4

| ω | $ A_{CL} $ | | Ángulo de fase (grados) | |
|----------------|----------------------------------|----------------------------------|-------------------------|----------------|
| | -20 dB/década; figura 11-2(a) | -40 dB/década; figura 11-4(a) | Figura 11-2(a) | Figura 11-4(a) |
| $0.1\omega_c$ | 1.0 | 1.0 | -6 | -8 |
| $0.25\omega_c$ | 0.97 | 0.998 | -14 | -21 |
| $0.5\omega_c$ | 0.89 | 0.97 | -27 | -43 |
| ω_c | 0.707 | 0.707 | -45 | -90 |
| $2\omega_c$ | 0.445 | 0.24 | -63 | -137 |
| $4\omega_c$ | 0.25 | 0.053 | -76 | -143 |
| $10\omega_c$ | 0.1 | 0.01 | -84 | -172 |

4.2.3 Filtro pasa bajas tipo Butterworth de 3° (-60DB/DÉCADA).

El filtro pasa bajas de la figura 4.5(a) se construye mediante un filtro pasa bajas de -40 dB/década conectado en cascada con otro de -20 dB/década, para obtener así una atenuación total de -60 dB/década. La ganancia de lazo cerrado total, A_{CL} , es la ganancia del primer filtro multiplicado por la ganancia del segundo filtro, es decir:


$$A_{CL} = \frac{V_o}{E_i} = \frac{V_{o1}}{E_i} \times \frac{V_o}{V_{o1}} \quad (4.4)$$

En el caso de un filtro Butterworth, la magnitud de A_{CL} debe ser de 0.707 para la frecuencia ω_c . A fin de garantizar que la respuesta a la frecuencia sea plana durante los valores de pasa banda, aplique los siguientes pasos de diseño.


4.2.3.1 Procedimiento de diseño

1. Defina la frecuencia de corte, ω_c o f_c .
2. Defina C_3 ; elija un valor adecuado comprendido entre 0.001 y 0.1 μF .
3. Defina

$$C_1 = 1/2C_3 \quad \text{y} \quad C_2 = 2C_3 \quad (4.5)$$



(a) Filtro pasa bajas para una atenuación de -60 dB/década.



(b) Gráfica de la respuesta a la frecuencia del circuito de la parte (a).

Figura 4.5 Filtro pasa bajas diseñado por una atenuación de -60 dB/década y su respectiva gráfica de respuesta a la frecuencia.

4.- Calcule:

$$R = \frac{1}{\omega_c C_3}$$

5. Defina $R_1 = R_2 = R_3 = R$.

6. $R_{f1} = 2R$ y $R_{f2} = R$. Para obtener mejores resultados es recomendable que el valor de R esté entre 10 y 100 k Ω . Si el valor de R queda fuera de este rango, retroceda y un nuevo valor para C_3 .

Ejemplo 4.5.

Calcule los valores de C_1 , C_2 y R del filtro pasa bajas de -60 dB/década de la figura 4.5(a) para una frecuencia de corte de 1 kHz. Suponga que $C_3 = 0.01 \mu\text{F}$.

Solución De la ecuación (4.5):

$$C_1 = \frac{1}{2}C_3 = \frac{1}{2}(0.01 \mu\text{F}) = 0.005 \mu\text{F}$$

Y

$$C_2 = 2C_3 = 2(0.01 \mu\text{F}) = 0.02 \mu\text{F}$$

El ejemplo 4.5 muestra que el valor de R de la figura 4.5(a) es diferente de los obtenidos en la figura 4.4(a), aunque la frecuencia de corte sea la misma. Lo anterior es necesario a fin de que $|A_{CL}|$ siga siendo de 0 dB en toda la pasa banda hasta que casi se alcance el valor de la frecuencia de corte; y, finalmente, $|A_{CL}| = 0.707$ para ω_c .

4.2.3.2 Respuesta del filtro

La línea continua de la figura 4.5(b) es la gráfica real de la respuesta a la frecuencia correspondiente a la figura 4.5(a). La curva punteada que aparece en las proximidades está indicando la aproximación a una línea recta. En la tabla 3 se comparan las magnitudes de A_{CL} correspondientes a los tres filtros pasa bajas presentados en este capítulo. Observe que el $|A_{CL}|$ de la figura 4.5(a) se mantiene muy próximo a 1 (0 dB) hasta llegar a la frecuencia de corte, ω_c , posteriormente, se produce la atenuación pronunciada.

TABLA 3 $|A_{CL}|$ DE LOS FILTROS PASA BAJAS DE LAS FIGURAS 4.3(a), 4.4(a) Y 4.5(a)

| ω | -20 dB/década; figura 11-2(a) | -40 dB/década; figura 11-4(a) | -60 dB/década; figura 11-5(a) |
|----------------|----------------------------------|----------------------------------|----------------------------------|
| $0.1\omega_c$ | 1.0 | 1.0 | 1.0 |
| $0.25\omega_c$ | 0.97 | 0.998 | 0.999 |
| $0.5\omega_c$ | 0.89 | 0.97 | 0.992 |
| ω_c | 0.707 | 0.707 | 0.707 |
| $2\omega_c$ | 0.445 | 0.24 | 0.124 |
| $4\omega_c$ | 0.25 | 0.053 | 0.022 |
| $10\omega_c$ | 0.1 | 0.01 | 0.001 |

Nota: las figuras 4.3 corresponde a la 11-2, la 4.4 a la 11-4 y la 4.5 a la 11-5

Los ángulos de fase del filtro pasa bajas que se muestra en la figura 4.5(a) van de 0° en $a) = 0$ (condición para dB) a -270° , conforme ω se aproxima a ∞ . En la tabla 4 se comparan los ángulos de fase correspondientes a los tres filtros pasa bajas. En todos los sistemas de procesamiento de señales digitales se utiliza un filtro pasa bajas en la parte de entrada para atenuar las frecuencias que tienen valores mayores a la frecuencia de Nyquist, es decir, de la mitad de la velocidad de muestreo.

Tabla 4 ángulos de Fase de los filtros pasa bajas de las figuras 4.3^a, 4.4^a y 4.5a

| ω | -20 dB/década; figura 11-2(a) | -40 dB/década; figura 11-4(a) | -60 dB/década; figura 11-5(a) |
|----------------|----------------------------------|----------------------------------|----------------------------------|
| $0.1\omega_c$ | -6° | -8° | -12° |
| $0.25\omega_c$ | -4° | -21° | -29° |
| $0.5\omega_c$ | -27° | -43° | -60° |
| ω_c | -45° | -90° | -135° |
| $2\omega_c$ | -63° | -137° | -210° |
| $4\omega_c$ | -76° | -143° | -226° |
| $10\omega_c$ | -84° | -172° | -256° |

4.3 Filtro pasa altas tipo Butterworth de. 1° , 2° y 3° orden.

Introducción

Los filtros pasa altas son circuitos que atenúan todas las señales cuya frecuencia está por debajo de una frecuencia de corte específica, ω_c , y pasa todas aquellas señales cuya frecuencia es superior a la frecuencia de corte. Es decir, el filtro pasa altas funciona en la forma contraria al filtro pasa bajas.

La figura 4.6 es una gráfica de la magnitud de la ganancia de lazo cerrado en función de ω para tres tipos de filtro Butterworth. El ángulo de fase de un circuito de 20 dB/década es $+45^\circ$ para la frecuencia ω_c .




Figura 4.6 Comparación de la respuesta a la frecuencia de tres filtros pasa altas butterworth.


Los ángulos de fase correspondientes al valor ω_c aumentan en $+45^\circ$ por cada aumento de 20 dB/década.

De hecho, la única diferencia será la posición de las capacitancias y resistencias de filtrado.


4.3.1 Filtro pasa altas tipo Butterworth de 1° (-20DB/DÊCADA).

Compare el filtro pasa altas de la figura 4.7(a) con el filtro pasa bajas de la figura 4.3(a) y observe que tanto C como R están invertidas. Se incluye la resistencia de retroalimentación, R_f a fin de reducir el desvío de cd. Dado que en la figura 4.7(a) el amplificador operacional se conecta como seguidor de ganancia unitaria, el voltaje de salida V_o es igual al voltaje que pasa por R , y se expresa de la siguiente manera:

$$V_o = \frac{1}{1 - j(1/\omega RC)} \times E_i \quad (4.6)$$



(a) Respuesta pasa altas con una atenuación de 20 dB/década.



(b) Respuesta a la frecuencia correspondiente a (a).

Figura 4.7 Filtro pasa altas básico, 20 dB/década.

Cuando ω se aproxima al valor de 0 rad/s en la ecuación (4.6), V_o se acerca a 0 V. A frecuencias altas, conforme ω se aproxima a un valor infinito, V_o lo hace a E_i . Dado que el circuito no es un filtro ideal, la respuesta a la frecuencia no es ideal, como se puede observar en la figura 4.7(b). La línea continua es la de la respuesta real. Las líneas punteadas muestran la aproximación a una línea recta. La magnitud de la ganancia en lazo cerrado es igual a 0.707 cuando $\omega RC = 1$. Por lo tanto, la frecuencia de corte se expresa de la siguiente manera:

$$\omega_c = \frac{1}{RC} = 2\pi f_c \quad (4.7a)$$

O

$$R = \frac{1}{\omega_c C} = \frac{1}{2\pi f_c C} \quad (4.7b)$$

La razón de haber resuelto para R y no para C en la ecuación (4.7b) es que resulta más fácil ajustar R que C . Los pasos que hay que dar para diseñar la figura 4.7(a) son los siguientes:

4.3.1.1 Procedimiento para diseñar un filtro pasa altas de 20 dB/década

1. Defina una frecuencia de corte, $\omega_c f_c$.
2. Defina un valor adecuado de C , por lo general comprendido entre 0.001 y 0.1 μF .
3. Calcule R mediante la ecuación (4.7b).
4. Haga $R_f = R$.

Ejemplo 4.6.

Calcule R en la figura 4.7(a) si $C = 0.002 \mu\text{F}$ $f_c = 10 \text{ kHz}$.

Solución De la ecuación (4.7b):

$$R = \frac{1}{(6.28)(10 \times 10^3)(0.002 \times 10^{-6})} = 8 \text{ k}\Omega$$

Ejemplo 4.7.

En la figura 4.7(a), si $R = 22 \text{ k}\Omega$ y $C = 0.01 \mu\text{F}$, calcule (a) ω_c ; (b) f_c .

Solución (a) De la ecuación (4.7a):

$$\omega_c = \frac{1}{(22 \times 10^3)(0.01 \times 10^{-6})} = 4.54 \text{ krad/s}$$

(b)


$$f_c = \frac{\omega_c}{2\pi} = \frac{4.54 \times 10^3}{6.28} = 724 \text{ Hz}$$

4.3.2 Filtro pasa altas tipo Butterworth de 2° (-40DB/DÉCADA).


Con el circuito de la figura 4.8(a) se diseñará un filtro Butterworth pasa altas, con atenuación de 40 dB/década cuando está por debajo de la frecuencia de corte, ω_c . Para satisfacer el criterio de los filtros Butterworth, la respuesta a la frecuencia debe ser de 0.707 en la frecuencia ω_c y de 0 dB en la banda de paso. Estas condiciones se logran según el siguiente procedimiento de diseño:

4.3.2.1 Procedimiento de diseño de un filtro pasa altas de 40 dB/década

1. Defina una frecuencia de corte, ω_c o f_c .
2. Defina $C_1 = C_2 = C$ y elija un valor adecuado.



(a) Filtro pasa altas con una atenuación de 40 dB/década.



(b) Respuesta a la frecuencia del circuito de la parte (a).

Figura 4.8 Circuito y respuesta a la frecuencia de un filtro pasa altas Butterworth de 40dB/decada.

3. Calcule R_1 mediante la expresión:

$$R_1 = \frac{1.414}{\omega_c C} \quad (4.8)$$

4.-Haga:

$$R_2 = \frac{1}{2}R_1 \quad (4.9)$$

5.-Para reducir al mínimo el desvió, haga: $R_f = R_1$.

Ejemplo 4.8.

En la figura 4.8(a) suponga que $C_1 = C_2 = 0.01 \mu\text{F}$. Calcule (a) R_1 y (b) R_2 para una frecuencia de corte de 1 kHz.

Solución (a) De la ecuación (4.8):

$$R_1 = \frac{1.414}{(6.28)(1 \times 10^3)(0.01 \times 10^{-6})} = 22.5 \text{ k}\Omega$$

$$(b) R_2 = \frac{1}{2}(22.5 \text{ k}\Omega) = 11.3 \text{ k}\Omega.$$

Ejemplo 4.9.

Calcule (a) R_1 y (b) R_2 de la figura 4.8(a) para una frecuencia de corte de 80 krad/s. $C_1 = C_2 = 125 \text{ pF}$.

Solución (a) De (4.8):

$$R_1 = \frac{1.414}{(80 \times 10^3)(125 \times 10^{-12})} = 140 \text{ k}\Omega$$


$$(b) R_2 = \frac{1}{2}(140 \text{ k}\Omega) = 70 \text{ k}\Omega.$$

4.3.3 Filtro pasa altas tipo Butterworth de 3° (-60dB/DÉCADA).


Al igual que en el caso del filtro pasa bajas de la figura 4.5, conectando en cascada un filtro de 40 dB/década con otro de 20 dB/década se obtiene un filtro pasa altas de 60 dB/década. Este circuito (al igual que los otros filtros pasa altas y pasa bajas) se diseña como filtro Butterworth para así obtener la respuesta a la frecuencia de la figura 4.9(b). Los pasos para el diseño del circuito de la figura 4.9(a) son los siguientes:

4.3.3.1 Procedimiento de diseño del filtro pasa altas de 60 dB/década

1. Defina la frecuencia de corte, ω_c o f_c .
2. Seleccione $C_1 = C_2 = C_3 = C$ y elija un valor adecuado comprendido entre 100 pF y 0.1 μ F.



(a) Filtro pasa altas para una pendiente de 60 dB/década.



(b) Respuesta a la frecuencia del circuito de la parte (a).

Figura 4.9 Circuito y respuesta a la frecuencia de un filtro pasa altas Butterworth de 60 dB/decada.

3. Calcule R_3 a partir de la ecuación:

$$R_3 = \frac{1}{\omega_c C} \quad (4.10)$$

4. Defina:

$$R_1 = 2R_3 \quad (4.11)$$

5. Seleccione:

$$R_1 = 1/2R_3 \quad (4.13)$$

6. Para reducir al mínimo el efecto de la corriente de desvío de cd, defina $R_{f1} = R_1$ y $R_{f2} = R_3$

Ejemplo 4.9

En el caso de la figura 4.9(a), suponga que $C_1 = C_2 = C_3 = C = 0.1 \mu\text{F}$. Calcule: (a) R_3 , (b) R_1 y (c) R_2 para $\omega_c = 1 \text{ krad/s}$. ($f_c = 159 \text{ Hz}$.)

Solución (a) Mediante la ecuación (4.10):

$$R_3 = \frac{1}{(1 \times 10^3)(0.1 \times 10^{-6})} = 10 \text{ k}\Omega$$

$$(b) R_1 = 2R_3 = 2(10 \text{ k}\Omega) = 20 \text{ k}\Omega.$$

$$(c) R_2 = \frac{1}{2}R_3 = \frac{1}{2}(10 \text{ k}\Omega) = 5 \text{ k}\Omega.$$

Ejemplo 4.10

Calcule: (a) R_3 , (b) R_1 y (c) R_2 de la figura 4.9(a) para una frecuencia de corte de 60 kHz. Suponga que $C_1 = C_2 = C_3 = C = 220 \text{ pF}$.

Solución (a) Con base en la ecuación (4.10).

$$R_3 = \frac{1}{(6.28)(60 \times 10^3)(220 \times 10^{-12})} = 12 \text{ k}\Omega$$

$$(b) R_1 = 2R_3 = 2(12 \text{ k}\Omega) = 24 \text{ k}\Omega$$

$$(c) R_2 = \frac{1}{2}R_3 = \frac{1}{2}(12 \text{ k}\Omega) = 6 \text{ k}\Omega.$$

Es posible también colocar la sección de 20 dB/decada antes de los 40 dB/decada, debido a que los amplificadores operacionales no se cargan uno al otro y proporcionan aislamiento.

4.4 Filtro pasa banda.

4.4.1 Introducción a los filtros pasa banda

4.4.1.1 Respuesta a la frecuencia

Los filtros pasa banda son selectores de frecuencia. Permiten a uno elegir o pasar sólo una determinada banda de frecuencias de entre todas las frecuencias que puede haber en un circuito. En la figura 4.10 se muestra la respuesta de frecuencia normalizada de este filtro. Este tipo de filtros tiene una ganancia máxima en la frecuencia resonante, f_r . En este capítulo todos los filtros pasa banda tendrán una ganancia de 1, o de 0 dB, para la frecuencia f_r . Sólo existe una frecuencia inferior a f_r en cuyo caso la ganancia disminuye hasta 0.707. Se trata de la *frecuencia de corte inferior*, f_l . En el caso de *Infrecuencia de corte superior*, la ganancia también es 0.707, como en la figura 4.10.




Figura 4.10 la ganancia máxima del filtro pasa banda se da en la frecuencia resonante f_r , la banda de frecuencias transmitida se encuentra entre f_l y f_h .

4.4.1.2 Ancho de banda

Al rango de frecuencias comprendidas entre f_l y f_h se le conoce como *ancho de banda*, B , o

$$B = f_h - f_l \quad (4.14)$$

El ancho de banda no se encuentra centrado justamente en la frecuencia resonante. (Por ello utilizamos el nombre tradicional de "frecuencia resonante" y no el de "frecuencia de central" para referirnos a f_r .)

Si se conocen los valores de f_l y f_h , la frecuencia resonante se calcula mediante la expresión:

$$f_r = \sqrt{f_l f_h} \quad (4.15)$$

Si se conoce la frecuencia resonante f_r , y el ancho de banda, β , mediante la siguiente ecuación se calculan las frecuencias de corte:

$$f_l = \sqrt{\frac{B^2}{4} + f_r^2} - \frac{B}{2} \quad (4.16a)$$

$$f_h = f_l + B \quad (4.16b)$$

Ejemplo 4.11

Un filtro de voz pasa bandas tiene frecuencias de corte inferior y superior de 300 y 3000 Hz. Calcular (a) ancho de banda; (b) la frecuencia resonante.

Solución (a) De la ecuación (4.14):

$$B = f_h - f_l = (3000 - 300) = 2700 \text{ Hz}$$

(b) De la ecuación (4.15):

$$f_r = \sqrt{f_l f_h} = \sqrt{(300)(3000)} = 948.7 \text{ Hz}$$

[Observe que f_r , siempre tiene un valor *inferior* a la frecuencia central de $(3000+300)/2 = 1650 \text{ Hz}$].

Ejemplo 4.12

Un filtro pasa banda tiene una frecuencia resonante de 950 Hz y un ancho de banda de 2700 Hz. Calcule sus frecuencias de corte inferior y superior.

Solución De la ecuación (4.16a):

De la ecuación (4.16b) $f_h = 300 + 2700 = 3000 \text{ Hz}$.

$$\begin{aligned} f_l &= \sqrt{\frac{B^2}{4} + f_r^2} - \frac{B}{2} = \sqrt{\frac{(2700)^2}{4} + (950)^2} - \frac{2700}{2} \\ &= 1650 - 1350 = 300 \text{ Hz} \\ f_h &= 300 + 2700 = 3000 \text{ Hz.} \end{aligned}$$

4.4.1.3 Factor de calidad

El *factor de calidad*, Q , se define como la relación entre la frecuencia resonante y el ancho de banda, es decir,

$$Q = \frac{f_r}{B} \quad (4.17)$$

Q es la medida de la *selectividad* del filtro pasa banda. Un valor elevado de Q indica que el filtro selecciona una banda de frecuencias más reducidas (más selectivo).

4.4.1.4 Filtros de banda angosta y de banda ancha

Los filtros de *banda ancha* tienen un ancho de banda cuyo valor es dos o más veces la frecuencia resonante. Es decir, $Q < 0.5$ en el caso de los filtros de banda ancha. En general, los filtros de banda ancha se construyen conectando en cascada el circuito de un filtro pasa bajas con un circuito de filtro pasa altas. De esto se tratará en la siguiente sección. Por lo general, el filtro de banda angosta ($Q > 0.5$) se construye de una sola etapa.

Ejemplo 4.13

Calcular el factor de calidad de un filtro de voz que tiene un ancho de banda de 2700 Hz y una frecuencia resonante de 950 Hz.

Solución con base a la ecuación (4.6)

$$Q = \frac{f_r}{B} = \frac{950}{2700} = 0.35$$

Este filtro se considera como de banda ancha debido a que $Q < 0.5$.

4.4.2 Filtro de banda ancha básico

4.4.2.1 Configuración en cascada

Cuando se conecta en serie la salida de un circuito con la entrada de un segundo circuito, se dice que las etapas de ganancia están en *cascada*. En la figura 4.10, en la primera etapa está un filtro pasa bajas de 3000 Hz. Su salida se conecta con la entrada de un filtro pasa altas de 300 Hz. Este par de filtros activos conectados en cascada forman así un filtro pasa banda, que comprende desde la entrada E_i hasta la salida V_o . Observe que es indistinto conectar el pasa bandas con el pasa bajas, o viceversa.

4.4.2.2 Circuito del filtro de banda ancha

En general, para construir un filtro de banda ancha ($Q \leq 0.5$) se conecta en cascada un filtro pasa bajas y un filtro pasa altas (véase la figura 4.10). Es

importante que las frecuencias de las secciones pasa bajas y pasa altas *no se traslapen*, y que ambas tengan la misma ganancia en banda de paso. Además, la frecuencia de corte del filtro pasa bajas debe ser 10 o más veces la frecuencia de corte del filtro pasa altas.

El filtro de banda ancha obtenido mediante los filtros pasa bajas y pasa altas conectados en cascada tiene las siguientes características:

1. La frecuencia de corte inferior, f_l , está determinada sólo por el filtro pasa altas.
 2. La frecuencia de corte superior, f_h , está definida exclusivamente por el filtro pasa bajas.
 3. La ganancia tendrá su valor máximo en la frecuencia resonante, f_r , y su valor será el mismo que la ganancia banda de paso de cualquiera de los filtros anteriores.
- A continuación se ilustran los principios anteriores

4.4.2.3 Respuesta a la frecuencia

En la figura 4.11 se muestra en una gráfica con línea punteada la respuesta a la frecuencia de un filtro pasa bajas de -40 dB/década de 3000 Hz. Se observa que la atenuación de 40 dB/década del filtro pasa altas determina el valor de f_l . La atenuación de -40 dB/década del pasa bajas define f_h . Estas dos curvas conforman la respuesta a la frecuencia del filtro pasa banda, V_o en función de f . Observe que las frecuencias resonantes de corte tanto baja como alta y el ancho de banda coinciden exactamente con los valores calculados en los ejemplos 4.11 y 4.12.






Figura 4.11 conexión en cascada de un filtro pasa bajas de segundo orden y 3000 Hz. Con un filtro pasa altas de 300 Hz. Para formar un filtro de voz pasa bandas de 300 a 3000 Hz.

4.4.3 Filtros pasa banda de banda angosta

La respuesta a la frecuencia característica de los filtros de banda angosta se muestra en la figura 4.12(a). El análisis y la construcción de los filtros de banda angosta se simplifica considerablemente si se parte del supuesto de que la ganancia máxima del filtro de banda angosta es de 1 o 0 dB cuando la frecuencia es la resonante, f_r . En secciones anteriores se presentaron las ecuaciones (4.14) a (4.17), así como las condiciones de la banda de paso. Sirvieron para explicar los filtros de banda ancha (par en configuración cascada). Estas ecuaciones y las respectivas condiciones también son aplicables a los filtros de banda angosta que se explican a continuación.



(a) Curva de respuesta a la frecuencia característica de un filtro de banda angosta.



(b) Filtro de banda angosta.

Figura 4.12 circuito de un filtro pasa banda de banda angosta y su respuesta a la frecuencia para los valores mostrados; $f_r = 100$ Hz, $B = 500$ Hz, $Q = 2$, $f_h = 1280$ Hz. (a) respuesta a la frecuencia característica de un filtro pasa banda; (b) circuito filtro pasa banda de banda angosta.

4.4.3.1 Circuito del filtro de banda angosta

Para el circuito del filtro de banda angosta se utiliza sólo un amplificador operacional, como puede observarse en la figura 4.12. (Compare éste con los filtros de banda ancha en los que se usan dos amplificadores operacionales de la figura

4.11.) La resistencia R es la que define la resistencia de entrada del filtro. Si la resistencia de retroalimentación ($2R$) tiene un valor del doble de la resistencia de entrada R , la ganancia máxima del filtro será de 1 o 0 dB cuando la frecuencia sea la resonante, f_r . Ajustando R_r se modifica (o ajusta con exactitud) la frecuencia resonante *sin cambiar el ancho de banda ni la ganancia*.

4.4.3.2 Funcionamiento

El funcionamiento del filtro de banda angosta con ganancia *unitaria* de la figura 4.12 se calcula con unas cuantas ecuaciones muy sencillas. El ancho de banda B en hertz se determina mediante la resistencia R y los dos capacitores C (pareados) mediante la siguiente expresión:

$$B = \frac{0.1591}{RC} \quad (4.18a)$$

En la cual:

$$B = \frac{f_r}{Q} \quad (4.18b)$$

La ganancia tiene un valor máximo de 1 cuando la frecuencia es f_r siempre y cuando la resistencia de retroalimentación $2R$ sea el doble del valor de la resistencia de entrada R .

La frecuencia resonante, f_r , se determina mediante la resistencia R_r de acuerdo con la ecuación siguiente:

$$R_r = \frac{R}{2Q^2 - 1} \quad (4.19)$$

Si se dispone de los valores de los componentes del circuito, la frecuencia resonante se calcula mediante la expresión

$$f_r = \frac{0.1125}{RC} \sqrt{1 + \frac{R}{R_r}} \quad (4.20)$$

4.4.3.3 Filtro de octavas para ecualizador de estéreo

El ecualizador de un estéreo tiene 10 filtros pasa bandas por canal. Éstos separan el espectro de audio, el cual va de 30 Hz a 16 kHz, en 10 octavas de frecuencia. Éstas se eliminan o refuerzan respecto a las demás para producir efectos de sonido especiales, ecualizar la respuesta ambiental o ecualizar la cabina de un automóvil para que el sonido del radio se escuche como si uno estuviera en un gran salón. Mediante un ejemplo se analizará cómo se construyen estos ecualizadores.

Ejemplo 4.14.

Las frecuencias de los ecualizadores de octava son aproximadamente de 32, 64, 128, 250, 500, 1000, 2000, 4000, 8000 y 16,000 Hz. Se elige que el valor Q de cada filtro esté entre 1.4 y 2. Se construye un filtro de banda angosta de ganancia unitaria que permita seleccionar la sexta octava. Construiremos un filtro que tenga $f_r = 1000$ Hz y $Q = 2$.

Solución De la ecuación (4.18b):

$$B = \frac{f_r}{Q} = \frac{1000}{2} = 500 \text{ Hz}$$

[Nota: De la ecuación (4.16), $f_l = 80$ y $f_h = 1280$ Hz.] Defina $C = 0.015 \mu\text{F}$. Calcule R mediante la ecuación (4.18a):

$$R = \frac{0.1591}{BC} = \frac{0.1591}{(500)(0.015 \times 10^{-6} \text{ F})} = 21.21 \text{ k}\Omega$$

La resistencia de retroalimentación será $2R = 42.42 \text{ k}\Omega$. Mediante la ecuación (4.19) calcule R_r :

$$R_r = \frac{R}{2Q^2 - 1} = \frac{21.21 \text{ k}\Omega}{2(2)^2 - 1} = \frac{21.21 \text{ k}\Omega}{7} = 3.03 \text{ k}\Omega$$

Ejemplo 4.15.

Con base en el circuito de filtro pasa banda y los valores de las componentes que se indican en la figura 4.12, calcule: (a) la frecuencia de resonancia; (b) el ancho de banda.

Solución (a) De la ecuación (4.11):

$$\begin{aligned} f_r &= \frac{0.1125}{RC} \sqrt{1 + \frac{R}{R_r}} = \frac{0.1125}{(21.21 \times 10^3)(0.015 \times 10^{-6})} \sqrt{1 + \frac{21.21 \text{ k}\Omega}{3.03 \text{ k}\Omega}} \\ &= (353.6 \text{ Hz}) \sqrt{1 + 7} = 353.6 \text{ Hz} \times 2.83 = 1000 \text{ Hz} \end{aligned}$$

(b) De la ecuación (4.18a):

$$B = \frac{0.1591}{RC} = \frac{0.1591}{(21.21 \times 10^3)(0.015 \times 10^{-6})} = 500 \text{ Hz}$$

4.5 Filtro supresor de banda.

4.5.1 Introducción

El nombre de filtros de rechazo de banda o de muesca se debe a la forma característica de su curva de respuesta a la frecuencia, la cual se muestra en la figura 4.13. Las frecuencias indeseables se atenúan en la banda de rechazo, B . Las frecuencias deseadas sí se transmiten y son las que se encuentran dentro de las bandas que están a ambos lados de la muesca.

Por lo general la ganancia de la banda de paso de los filtros de muesca es de 1 o 0 dB. Las ecuaciones correspondientes a Q , B , f_l , f_h y f_r son idénticas a las del filtro pasa banda correspondientes. A continuación se explican las razones de lo anterior.




Figura 4.13 El filtro de muesca transmite las frecuencias de la banda de paso y elimina frecuencias indeseables presentes en la banda de rechazo.

4.5.2 Teoría de los filtros de muesca

Como se muestra en la figura 4.14, los filtros de muesca se construyen restando la salida de un filtro pasa banda a la señal original. Para las frecuencias que están en la banda de paso del filtro de muesca, la salida de la sección del filtro pasa banda se aproxima a cero. Por lo tanto, la entrada E_i se transmite a través de la resistencia de entrada sumadora, R_i , con lo que V_o adquiere un valor igual a $-E_i$. Por lo tanto, $V_o = -E_i$, tanto en la banda de paso superior como en la inferior del filtro de muesca.

Suponga que la frecuencia de E_i se ajusta a la frecuencia resonante de la componente del filtro pasa banda de banda angosta. (Nota: la frecuencia f_r , del pasa banda define la frecuencia de muesca.) E_i sale del pasa banda como $-E_i$ y

luego R_1 y R_2 lo invierten, con lo cual V_0 adquiere el valor $+E_i$. Por otra parte, E_i pasa por R_2 con lo que el valor de V_0 se vuelve $-E_i$. Es decir, V_0 responde a las dos entradas del sumador y en la frecuencia f_r se convierte en $V_0 = E_i - E_i = 0V$.

En la práctica, V_0 se aproxima a cero sólo cuando la frecuencia es f_r . La profundidad de la muesca dependerá de qué tanto coincidan los valores de resistencias y capacitores en el filtro pasa banda y de un cuidadoso ajuste de la resistencia R_1 que está a la salida del sumador inversor.




Figura 4.14 El filtro muesca se construye con un circuito que resta la salida del filtro pasa banda de la señal original.

4.5.3 Filtro de muesca de 120 hz

4.5.3.1 Para qué sirve un filtro de muesca

En las aplicaciones en las que se necesita amplificar señales de bajo nivel, existe la posibilidad de que haya una o varias señales de ruido indeseables. Por ejemplo: las frecuencias de 50, 60 o 400 Hz de las líneas de suministro eléctrico; el rizo de 120 Hz que producen los rectificadores de onda completa; o, incluso, frecuencias más altas que generan las fuentes de alimentación reguladas conmutadas o los osciladores de reloj. Si ambas señales y un componente de ruido de la misma frecuencia se pasan por el filtro de muesca, únicamente saldrán del filtro las señales deseadas. La frecuencia de ruido se suprime mediante la muesca. Se presenta a continuación un ejemplo de cómo construir un filtro de muesca para eliminar un zumbido de 120 Hz.

4.5.3.2 Planteamiento del problema

El problema consiste en construir un filtro de muesca cuya frecuencia de muesca (resonante) sea de $f_r = 120$ Hz. Se elige una banda de rechazo $B = 12$ Hz. La ganancia del filtro muesca en la banda de paso es de uno (0 dB), por lo que las señales deseadas se transmiten sin atenuaciones. Mediante la ecuación (4.17) se calcula el valor de Q que requiere el filtro:

$$Q = \frac{f_r}{B} = \frac{120}{12} = 10$$

Un valor de Q tan elevado como el anterior indica que: (1) los filtros muesca y pasa banda empleados tienen bandas angostas y curvas de respuesta a la frecuencia muy pronunciada; (2) el ancho de banda básicamente se concentra alrededor de la frecuencia resonante. Es decir, este filtro transmitirá las frecuencias que vayan de 0 a $(120 - 6) = 114$ Hz y todas las frecuencias que sean mayores a $(120 + 6) = 126$ Hz. El filtro muesca detendrá todas las frecuencias comprendidas entre 114 y 126 Hz.

4.5.3.3 Procedimiento para construir un filtro muesca

Para construir un filtro muesca hay que llevar a cabo los dos pasos siguientes:

1. Construya un filtro pasa banda que tenga una misma frecuencia resonante, ancho de banda, y en consecuencia el Q del filtro muesca.
2. Conecte el sumador inversor de la figura 4.15 eligiendo resistencias iguales para R . Por lo general, $R = 10 \Omega$. (En la siguiente sección se enseña un procedimiento para lograr un ajuste fino.)

4.5.3.4 Componentes del filtro pasa banda

El primer paso para construir un filtro muesca de 120 Hz se comprenderá mejor con un ejemplo (véase la figura 4.15).

Ejemplo de diseño 4.16

Diseñe un filtro pasa banda que tenga frecuencia resonante de $f_r = 120$ Hz y un ancho de banda de 12 Hz de manera que $Q = 10$. De esta manera, la ganancia de la sección pasa bandas será de 1 para f_r y se aproxima a cero a la salida de la muesca identificada como V_o .

Solución Elija $C = 0.33 \mu\text{F}$. De la ecuación (4.18a):

$$R = \frac{0.1591}{BC} = \frac{0.1591}{(12)(0.33 \times 10^{-6})} = 40.2 \text{ k}\Omega$$

La resistencia de retroalimentación de la banda de paso será $2R = 80.4 \text{ k}\Omega$. De la ecuación (4.19):

$$R_r = \frac{R}{2Q^2 - 1} = \frac{40.2 \text{ k}\Omega}{2(10)^2 - 1} = \frac{40.2 \text{ k}\Omega}{199} = 201 \Omega$$

Esta es la componente del filtro pasa banda que se construye primero; f_r se calibra con precisión ajustando R_r .

4.5.3.5 Montaje final

Refiérase a la figura 4.15. Sólo hay que conectar un sumador inversor con resistencias de entrada y de retroalimentación de 1% cuyos valores de $10\text{ k}\Omega$ sean los mismos de la figura. El filtro muesca así obtenido (desde E_i a V_o) tiene un funcionamiento satisfactorio, el cual constituye una solución aceptable para el problema. La profundidad de la muesca se incrementa con un ajuste fino de R_1 o de R_2 .




Figura 4.15 Este filtro muesca, para el que se usan dos amplificadores operacionales, consta de un filtro pasa banda y un sumador inversor. Si $C = 0.33\ \mu\text{F}$, $R = 40.2\ \text{k}\Omega$ y $R_f = 201\ \Omega$, la frecuencia de muesca será de $120\ \text{Hz}$ y la del ancho de rechazo de $12\ \text{Hz}$.

UNIDAD V

GENERADORES DE SEÑAL CON AMPLIFICADORES OPERACIONALES Y CIRCUITOS INTEGRADOS LINEALES.

INTRODUCCIÓN

Hasta ahora, nuestro interés se ha concentrado en aprender a usar el amplificador operacional en circuitos para procesar señales. En este capítulo se explicará cómo utilizar circuitos con amplificadores operacionales para *generar* señales. Se describen por su forma, cuando se pueden observar en un osciloscopio, cuatro de las señales más comunes y útiles. Se trata de la onda cuadrada, la triangular, la de diente de sierra y la senoidal. Por lo anterior, a un generador de señal se lo clasifica de acuerdo con la forma de onda que genera. Algunos circuitos se usan tanto que ya se les ha dado un nombre especial. Existen algunos circuitos que generan estas formas de onda utilizando sólo un CI. En breve, usted tendrá necesidad de una forma de onda determinada y es conveniente que cuente con uno de estos CI utilizados en los generadores de funciones.

5.1 Generador de señal cuadrada (o Multivibrador Astable).

5.1.1 Acción del multivibrador

El *multivibrador de oscilación libre o astable* es un generador de onda cuadrada. En la figura 5.1 se presenta el circuito de un multivibrador; éste guarda semejanza con un comparador con histéresis excepto porque en vez de voltaje de entrada hay un capacitor. Las resistencias R_1 y R_2 forman un divisor de voltaje mediante el cual se retroalimenta una parte de la salida a la entrada (+). Cuando V_0 está en $+V_{sat}$, como se muestra en la figura 5.1 (a), al voltaje de retroalimentación se lo denomina el voltaje de umbral superior, V_{UT} . Este voltaje se calcula mediante la ecuación (5.1), la cual se repite a continuación:

$$V_{UT} = \frac{R_2}{R_1 + R_2} (+V_{sat}) \quad (5.1)$$


La resistencia R_f sirve como trayectoria de la retroalimentación hacia la entrada (-). Cuando V_0 alcanza el valor $+V_{sat}$, la corriente I fluye por R_f para cargar el capacitor C al valor V_{UT} . Mientras el voltaje del capacitor, V_c , sea inferior a V_{UT} , el voltaje de salida seguirá siendo el valor $+V_{sat}$.

Cuando V_c aumenta y es ligeramente mayor que V_{UT} , la entrada (-) se vuelve positiva respecto a la entrada (+). Esto provoca el cambio de la salida de $+V_{sat}$ a $-V_{sat}$.


Luego, la entrada (+) es y se mantiene negativa respecto a tierra debido a que el voltaje de retroalimentación es negativo y está dado por:

$$V_{LT} = \frac{R_2}{R_1 + R_2}(-V_{sat}) \quad (5.2)$$

La ecuación (5.2) es idéntica a la ecuación (5.1). Justo después de que V_o cambia de valor a $-V_{sat}$, el capacitor tiene un voltaje inicial igual a V_{UT} [véase la figura 5.1(b)]. Después, la corriente I^- descarga C hasta 0 V y recarga C a un valor V_{LT} . Cuando V_c se vuelve ligeramente más negativo que el voltaje de retroalimentación V_{LT} , el voltaje de salida V_o vuelve a ser $+V_{sat}$. Se restablecen así las condiciones mostradas en la figura 5.1 (a), excepto porque:



(a) Cuando $V_o = +V_{sat}$, V_C se carga al valor V_{UT}



(b) Cuando $V_o = -V_{sat}$, V_C se carga hasta V_{LT}

Figura 5.1 multivibrador astable ($R_1 = 100 \text{ k}\Omega$, $R_2 = 86 \text{ k}\Omega$). Las formas de onda del voltaje de salida se muestran en la figura 5.2.

Ahora C tiene una carga inicial igual a V_{LT} . El capacitor se descarga desde un valor V_{LT} hasta llegar a 0 V y luego se vuelve a cargar hasta el valor V_{UT} el proceso se repite una y otra vez. El funcionamiento del multivibrador astable se resume de la siguiente manera:

1. Cuando $V_0 = -V_{sat}$, C se descarga desde el valor V_{UT} hasta el valor V_{LT} y cambia de V_0 a $+V_{sat}$
2. Cuando $V_0 = +V_{sat}$, C se carga desde el valor V_{LT} hasta el valor V_{UT} y cambia de V_0 a $-V_{sat}$.

El tiempo necesario para que C se cargue y se descargue es lo que determina la frecuencia del multivibrador.

5.1.2 Frecuencia de oscilación

En la figura 5.2 se aprecian las formas de onda del capacitor y del voltaje de salida del multivibrador estable. Para simplificar el cálculo del tiempo de carga del capacitor se escoge R_2 de manera que sea igual a $0.86R_1$. Los intervalos de tiempo t_1 y t_2 muestran cómo cambian V_c y V_0 con el tiempo para la figura 5.1 (a) y (b), respectivamente. Los intervalos de tiempo t_1 y t_2 son iguales al producto de R_f y de C .

El periodo de oscilación, T , es el tiempo necesario para que se complete un ciclo. Dado que T es la suma de t_1 y t_2 :

$$T = 2R_f C, \quad \text{cuando } R_2 = 0.86R_1 \quad (5.3a)$$




Figura 5.2 Formas de onda de voltaje del multivibrador de la figura 5.1

La frecuencia de oscilación, f , es la inversa del periodo T y se expresa de la siguiente manera:

$$f = \frac{1}{T} = \frac{1}{2R_f C} \quad (5.3b)$$

En la que T se expresa en segundos, f en hertz, R_f en ohms y C en farads.

Ejemplo 5.1

En la figura 5.1, si $R_1 = 100 \text{ k}\Omega$, $R_2 = 86 \text{ k}\Omega$, $+V_{\text{sat}} = +15 \text{ V}$ y $-V_{\text{sat}} = -15 \text{ V}$, calcule (a) V_{UT} , (b) V_{LT} .

Solución (a) Mediante la ecuación (5.1):

$$V_{UT} = \frac{86 \text{ k}\Omega}{186 \text{ k}\Omega} \times 15 \text{ V} \approx 7 \text{ V}$$

(b) Mediante la ecuación (5.2):

$$V_{LT} = \frac{86 \text{ k}\Omega}{186 \text{ k}\Omega} (-15 \text{ V}) = -7 \text{ V}$$

Ejemplo 5.2

Calcular el periodo del multivibrador del ejemplo 1 si $R_f = 100 \text{ k}\Omega$ y $C = 0.1 \text{ }\mu\text{F}$.

Solución Utilizando la ecuación (5.3a),

$$T = (2)(100 \text{ k}\Omega)(0.1 \text{ }\mu\text{F}) = 20 \text{ ms.}$$

Ejemplo 5.3

Calcular la frecuencia de oscilación del multivibrador del ejemplo 5.2.

Solución Con base en la ecuación (5.3b):

$$f = \frac{1}{20 \times 10^{-3} \text{ s}} = 50 \text{ Hz}$$

Ejemplo 5.4

Demostrar por qué $T=2 R_f C$ cuando $R_2 = 0.86R$, como se indica en la ecuación (5.3a).

Solución El tiempo necesario para que un capacitor C se cargue a través de una resistencia a partir de un determinado voltaje de *arranque*, pasando por un voltaje *objetivo*, hasta llegar a un voltaje de *paro* se expresa en general como:

$$t = R_f C \ln \left(\frac{\text{Objetivo} - \text{Arranque}}{\text{Objetivo} - \text{paro}} \right)$$

Aplicando la ecuación al caso de la figura 5.2, se obtiene:

$$t_1 = R_f C \ln \left(\frac{+V_{\text{sat}} - V_{LT}}{+V_{\text{sat}} - V_{UT}} \right)$$

Si las magnitudes de $+V_{\text{sat}}$ y $-V_{\text{sat}}$ son iguales, el término que está entre paréntesis se reduce a:

$$\ln \left[\frac{+V_{\text{sat}} - \frac{R_2}{R_1 + R_2}(-V_{\text{sat}})}{+V_{\text{sat}} - \frac{R_2}{R_1 + R_2}(+V_{\text{sat}})} \right] = \ln \left(\frac{R_1 + 2R_2}{R_1} \right)$$

Dado que $\ln 2.718 = 1$, el término \ln se reduce entonces a 1 si


$$\frac{R_1 + 2R_2}{R_1} = 2.718 \quad \text{o bien} \quad R_2 = 0.86R_1$$

Ahora $t_1 = R_f C$ y $t_2 = R_f C$ si $R_2 = 0.86R_1$. Por lo tanto, $T = t_1 + t_2 = 2R_f C$.


5.2 Generador de señal triangular.

5.2.1 Teoría de su funcionamiento

En la figura 5.3 se muestra un circuito generador de onda triangular bipolar básico. La onda triangular, V_A , se obtiene a la salida del circuito integrador 741. A la salida del comparador 301 se presenta una señal de onda cuadrada, V_B .



(a) El circuito integrador 741 y el circuito comparador 301 se conectan para construir un generador de onda triangular.



(b) Formas de onda.

Figura 5.3 El circuito generador de onda triangular bipolar e (a) produce las señales de un oscilador de ondas cuadrada y triangular que se muestran en (b). (a) La frecuencia básica del oscilador generador de la onda triangular a 1000 Hz; (b) formas de onda del voltaje de salida.

Para comprender cómo funciona el circuito, observe el intervalo comprendido entre 0 y 1 ms de la figura 5.3. Suponga que V_B está en nivel alto en el valor $+V_{sat}$. En estas condiciones se provoca el flujo de una corriente constante (V_S/R_i) a través del condensador C (de izquierda a derecha), volviendo V_A negativo, que pasa de V_{UT} a V_{LT} . Cuando V_A llega a este valor, la conexión 3 del 301 se vuelve negativa y V_B cambia súbitamente al valor $-V_{sat}$ y $t = 1$ ms.

Cuando el valor de V_B es $-V_{sat}$, se produce un flujo de corriente constante (de derecha a izquierda) a través de C , convirtiendo a V_A en positivo, desde el valor V_{LT} hasta V_{UT} (observe lo que sucede durante el intervalo que va de 1 a 2 ms). En cuanto V_A alcanza el valor V_{UT} , cuando $t = 2$ ms, la conexión 3 del 301 se vuelve positiva y V_B cambia súbitamente a $+V_{sat}$. Lo anterior da lugar al inicio del siguiente ciclo de oscilación.

5.2.2 Frecuencia de operación

Los valores pico de la onda triangular se calculan a partir de la *relación* que existe entre las resistencias pR , R y los voltajes de saturación. Todos ellos se calculan de la siguiente manera:

$$V_{UT} = -\frac{-V_{sat}}{p} \quad (5.4a)$$

$$V_{LT} = -\frac{+V_{sat}}{p} \quad (5.4b)$$

En donde:

$$p = \frac{pR}{R} \quad (5.4c)$$

Si los voltajes de saturación son razonablemente iguales, la frecuencia de operación estará dada por:

$$f = \frac{p}{4R_i C} \quad (5.5)$$

Ejemplo 5.5

Un generador de onda triangular oscila a una frecuencia de 1,000 Hz y sus valores pico son de aproximadamente +5 V. Calcule los valores correspondientes de pR , R y C de la figura 5.3.

Solución Se calcula *primero* la relación p de la resistencia comparadora mediante la que se controlan los voltajes de salida pico de la onda triangular, V_{UT} y $V_{LT} + V_{sat}$ prácticamente es +14.2 V y el valor común de $-V_{sat}$ es de -13.8 V para una fuente de alimentación de ± 15 V. Con esta observación, salta una de las desventajas de nuestro generador de onda triangular económico. Éste *no* cuenta con salidas pico positiva y negativa que sean *exactamente* iguales. La ecuación (5.4a) se resuelve para p :

$$p = -\frac{-V_{sat}}{V_{UT}} = -\frac{-13.8 \text{ V}}{5 \text{ V}} = +2.76 \approx 2.8$$

Elija $R = 10 \text{ k}\Omega$. Ahora resolvamos la ecuación (5.4c) para pR , de la siguiente manera:

$$pR = (p)R = 2.8(10 \text{ k}\Omega) = 28 \text{ k}\Omega$$

Luego se elige el valor de R_i y C . Primero se escoge un valor *tentativo* para $C = 0.05 \mu\text{F}$. Luego se calcula el valor de R_i y se observa si R_i resulta mayor a $10.0 \text{ k}\Omega$. De la ecuación (5.5):

$$R_i = \frac{P}{4fC} = \frac{2.8}{4(1000 \text{ Hz})(0.05 \mu\text{F})} = 14 \text{ k}\Omega$$

En la práctica sería recomendable construir R_i con una resistencia de $12 \text{ k}\Omega$ en serie con un potenciómetro de 0 a $5 \text{ k}\Omega$. Éste se ajusta para una frecuencia de oscilación precisa de 1.00 kHz .

5.2.3 Generador unipolar de onda triangular

El circuito del generador unipolar de onda triangular de la figura 5.3 se puede modificar de manera que produzca una onda triangular unipolar. Basta con conectar un diodo en serie con pR , como se aprecia en la figura 5.4. El funcionamiento de este circuito se estudia en relación con las formas de onda de la figura 5.4.

Cuando el valor de V_B es $+V_{\text{sat}}$, el diodo interrumpe el flujo de corriente a través de pR y define V_{LT} a 0 V . Cuando V_B es $-V_{\text{sat}}$, el diodo permite el flujo de corriente por pR y define el valor de V_{UT} como:

$$V_{UT} = \frac{-V_{\text{sat}} + 0.6 \text{ V}}{P} \tag{5.6a}$$

La frecuencia de oscilación se calcula aproximadamente por:

$$f = \frac{P}{2R_i C} \tag{5.6b}$$

Ejemplo 5.6

Calcule el voltaje pico aproximado y la frecuencia del generador de onda triangular unipolar de la figura 5.4.

Solución Calcule:


$$P = \frac{pR}{R} = \frac{28 \text{ k}\Omega}{10 \text{ k}\Omega} = 2.8$$

Mediante la ecuación (5.6a) calcule el valor pico de V_A :


$$V_{UT} = -\left(\frac{-V_{\text{sat}} + 0.6 \text{ V}}{P}\right) = -\left(\frac{-13.8 \text{ V} + 0.6 \text{ V}}{2.8}\right) \approx 4.7 \text{ V}$$

De la ecuación (5.6b):

$$f = \frac{P}{2R_i C} = \frac{2.8}{2(28 \text{ k}\Omega)(0.05 \text{ }\mu\text{F})} = 1000 \text{ Hz}$$



(a) Generador de onda triangular bipolar.



(b) Formas de onda.

FIGURA 5.4 El diodo D en (a) convierte el generador de onda triangular bipolar en un generador de onda triangular unipolar. Las formas de onda correspondientes se muestran en (b). (a) Generador de onda triangular unipolar básico; la frecuencia de oscilación es de 1,000 Hz. (b) Formas de las ondas de voltaje de salida.

5.3 Generador de señal diente de sierra.

5.3.1 Funcionamiento del circuito

En la figura 5.5(a) se muestra el circuito de un generador de onda diente de sierra que utiliza muy pocas partes. Dado que E_i es negativo, la única opción de $V_{O\ ramp}$ aumentar. La tasa de aumento del voltaje de rampa es constante en las siguientes condiciones:

$$\frac{V_{O\ ramp}}{t} = \frac{E_i}{R_i C} \quad (5.7)$$

El voltaje de rampa se monitorea a través de la entrada (+) del comparador 301B. Si el valor de $V_{O\ ramp}$ está por debajo de V_{ref} , la salida en el comparador es negativa. Los diodos protegen a los transistores de una polarización inversa excesiva.

Cuando $V_{O\ ramp}$ aumenta precisamente por encima de V_{ref} , la salida $V_{O\ comp}$ alcanza la saturación positiva. Estas polarizaciones directas provocan la saturación del transistor Q_D . Éste se comporta como un cortocircuito a través del capacitor del integrador C . Éste se descarga rápidamente a través de Q_D hasta un valor de 0 V. Cuando $V_{O\ comp}$ se vuelve positivo, activa Q_1 y cortocircuita el potenciómetro de 10 k Ω . Esto provoca que V_{ref} descienda a un valor de casi cero Volts.

Conforme C se va descargando hasta llegar a 0 V, activa rápidamente a $V_{O\ ramp}$ hasta que llega a 0 V. $V_{O\ ramp}$ desciende por debajo del valor V_{ref} , lo que provoca que $V_{O\ comp}$ se vuelva negativo y desactive a Q_D . C empieza a cargarse en forma lineal y se inicia así la generación de una nueva onda diente de sierra.

5.3.2 Análisis de la forma de la onda diente de sierra

En la figura 5.5(b) el voltaje de rampa se eleva a una velocidad de 1 V por milisegundo, mientras que $V_{O\ comp}$ es negativo. A continuación la rampa cruza el valor V_{ref} , $V_{O\ comp}$ se vuelve súbitamente positivo para llevar rápidamente el voltaje de rampa hacia 0 V. Conforme $V_{O\ ramp}$ cambia súbitamente a 0 V, la salida del comparador se reajusta al valor de saturación negativa. En la figura 5.5(c) se resume el funcionamiento de la rampa.

5.3.3 Procedimiento de diseño


Haciendo una comparación con una experiencia con la que estamos familiarizados se podrá deducir de mejor manera el tiempo correspondiente al periodo de una onda diente de sierra

$$\text{Tiempo (de subida)} = \frac{\text{Distancia (de subida)}}{\text{Velocidad (de subida)}} \quad (5.8a)$$


$$\text{Periodo } T = \frac{V_{ref}}{E_i/R_i C} \quad (5.8b)$$

Puesto que la frecuencia es la inversa del periodo:


$$f = \left(\frac{1}{R_i C} \right) \frac{E_i}{V_{ref}} \quad (5.8c)$$



(a) Circuito generador de onda diente de sierra.



(b) Salida de onda diente de sierra
 $V_{o \text{ ramp}}$ y salida del comparador.



(c) Detalles para el diseño o análisis
de la onda diente de sierra.

FIGURA 5.5 El circuito generador de onda diente de sierra de (a) tiene las formas de onda mostradas en (b) y (c). La frecuencia de oscilación es de 100 Hz, o $f = (1/R_i C)(E_i/V_{ref})$.

Ejemplo de diseño 5.7

Diseñe un generador de onda diente de sierra que tenga una salida de 10 V pico y una frecuencia de 100 Hz. Suponga que $E_i = 1\text{V}$ y que V_o tiene que alcanzar un valor de 10 V en amps (paso 2).

Procedimiento de diseño

1. Diseñe un divisor de voltaje mediante el cual se obtenga un voltaje de referencia $V_{ref} = -4-10\text{ V}$ en el caso del amplificador operacional 301 de la figura 5.5.
2. Escoja una tasa de subida de la rampa de 1 V/ms. Elija una combinación de R_iC que dé un valor de 1.0 ms. De esta manera se elige $R_i = 10\text{ k}\Omega$ y $C = 0.1\text{ }\mu\text{F}$ [véase la ecuación (5.8a)].
3. E_i debe provenir de un divisor de voltaje y un seguidor de voltaje para de esta manera obtener una fuente de voltaje ideal.
4. El circuito así obtenido se muestra en la figura 5.4.
5. Otra opción consiste en elegir un valor tentativo de R_iC y resolver la ecuación (5.8b) para E_i .
6. Compruebe los valores de diseño en la ecuación (5.8c).

$$f = \frac{1}{(10\text{ k}\Omega)(0.1\text{ }\mu\text{F})} \left(\frac{1\text{ V}}{10\text{ V}} \right) = 100\text{ Hz}$$

5.3.4 Convertidor de voltaje a frecuencia

Hay dos maneras de cambiar o modular la frecuencia de oscilación del circuito la figura 5.5. En la ecuación (5.8c) podemos notar que la frecuencia es directamente proporcional al voltaje E_i e inversamente proporcional a V_{ref} . Las ventajas y desventajas de los métodos anteriores se observarán con un ejemplo.

Este tipo de modulación de frecuencia que emplea V_{ref} tiene dos desventajas por lo que se refiere al control de la frecuencia mediante E_i . La primera es que la relación que existe entre el voltaje de entrada V_{ref} y la frecuencia de salida *no* es lineal. La segunda es que el voltaje de salida pico de la onda diente de sierra no es constante, ya que varía directamente con V_{ref} .

5.3.5 Modulación de frecuencia y manipulación por desplazamiento de frecuencia

Los ejemplos 9 y 10 muestran una de las formas de realizar la *modulación de frecuencia* (FM). Por lo tanto, si la amplitud de E_i varía, la frecuencia del oscilador diente de sierra se modifica o se modula. Si E_i se manipula entre dos niveles de voltaje, el oscilador de diente de sierra cambiará las frecuencias. A esta aplicación se la conoce como *manipulación por desplazamiento de frecuencia* (*frequency shift keying*, FSK) y se utiliza en la transmisión de datos. Las anteriores frecuencias preestablecidas corresponden a los estados binarios "0" y "1" (comúnmente conocidos como *espacio* y *marca*).

Ejemplo 5.8

Si E_i se duplica a -2 V en la figura 5.5, calcule la nueva frecuencia de oscilación.

Solución En la ecuación (5.8c) se utiliza $|E_i|$

$$\begin{aligned} f &= \left(\frac{1}{R_i C} \right) \frac{E_i}{V_{ref}} = \frac{1}{(10 \times 10^3 \Omega)(0.1 \times 10^{-6} \text{ F})} \frac{E_i}{10 \text{ V}} \\ &= \frac{1}{1.0 \times 10^{-3} \text{ s}} = \frac{E_i}{10 \text{ V}} = \left(\frac{100 \text{ Hz}}{\text{volt}} \right) E_i \end{aligned}$$

Si $E_i = -2 \text{ V}$, $f = (2 \text{ V})(100 \text{ Hz/V}) = 200 \text{ Hz}$. Por lo tanto, conforme E_i va cambiando de 0 V a -10 V, la frecuencia varía de 0 Hz a 1 kHz. La amplitud pico de la onda diente de sierra es siempre igual a V_{ref} (10 V) para todas las frecuencias.

Ejemplo 5.9

Mantenga E_i , R_i y C en el valor mostrado en la figura 5.4(a). Reduzca V_{ref} a la mitad, a 5 V. ¿Se duplica o se reduce a la mitad la frecuencia?


Solución Del ejemplo 8 y la ecuación (5.8c):

$$f = \frac{1 \text{ V}}{(\text{ms})V_{ref}} = \frac{(1000 \text{ Hz})/V}{V_{ref}}$$


Para $V_{ref} = 10 \text{ V}$, $f = 100 \text{ Hz}$. Cuando $V_{ref} = 5 \text{ V}$ la frecuencia se duplica y su valor es 200 Hz. Conforme V_{ref} se reduce de 10 a 0 V, la frecuencia aumenta desde 100 Hz hasta alcanzar un valor muy alto.

5.3.6 Desventajas

Los generadores de onda triangular son económicos y confiables. Sin embargo, tienen dos desventajas. Las tasas de elevación y caída de la onda triangular son diferentes. Por otra parte, los valores pico de las salidas de onda triangular y de la onda cuadrada son desiguales. Lo anterior se debe a que las magnitudes de $+V_{sat}$ y de $-V_{sat}$ son desiguales. De esta manera se obtendrá un equivalente de los voltajes \pm de la onda cuadrada exactamente iguales, los que *también* serán iguales a los valores \pm pico del voltaje de la onda triangular. Una vez obtenido un generador de onda triangular preciso, lo utilizaremos para alimentar un nuevo y avanzado generador de funciones trigonométricas y de esta manera obtendremos un generador de onda senoidal de precisión.



(a) El AD630 conectado como amplificador de ganancia conmutada.



(b) Formas de onda de salida y de entrada.

FIGURA 5.6 Funcionamiento del modulador/demodulador balanceado AD630 como amplificador de ganancia conmutada, (a) Conexión para ganancias conmutadas de +1 o -1; (b) el voltaje de la portadora V_c selecciona ganancias de +1 o -1 para la entrada V_{ref} . La salida V_o es igual precisamente a V_{ref} o $-V_{ref}$.

5.4 Modulación de ancho de pulso (PWM).

Moduladores de ancho de pulso Inversores y no inversores

En la figura 5.7 puede observarse la diferencia entre los moduladores inversores y no inversores. Si la señal V_{temp} se aplica a la entrada (+), el circuito se define como no inversor [véase la figura 5.7 (a), (b) y (c)]. La *pendiente* de T_H en función de V_{temp} se eleva hacia la derecha y es *positiva* o *no inversora*.

Se aplica V_{temp} a la entrada (-) en la figura 5.7(d). Conforme crece V_{temp} , disminuye T_H . En la figura 5.7(f) se muestra la *pendiente* de T_H en función de V_{temp} , la cual es *negativa*. La ecuación del comportamiento puesto es:


$$T_H = T \left(1 - \frac{V_{temp}}{E_{CM}} \right) \quad (5.9)$$

Ejemplo 5.10


Calcule el tiempo alto de salida si $V_{temp} = 4 \text{ V}$ en la figura 5.7(d).

Solución Según la ecuación (5.9):


$$T_H = 10 \text{ ms} \left(1 - \frac{4 \text{ V}}{5 \text{ V}} \right) = 2 \text{ ms}$$




(a) Modulador de ancho de pulso no inversor.




(d) Modulador de ancho de pulso inversor.




(b) Formas de onda de entrada y onda de salida para $V_{ref} = 1 \text{ V}$.



(e) Formas de onda de entrada y onda de salida para $V_{ref} = 1 \text{ V}$.



(c) Salida T_H en función de V_{temp} $T = 10$ ms.



(f) Salida T_H en función de V_{temp} $T = 10$ ms.

FIGURA 5.7 El tiempo en alto de la salida se *incrementa* al *aumentar* V_{temp} de la entrada en un modulador no inversor de ancho de pulso [véase (a), (b) y (c)]. El tiempo en alto de salida *disminuye* conforme V_{temp} *aumenta* en un modulador *inversor* de ancho de pulso.

5.5 Operación de la unidad temporizada 555.

Otro circuito integrado popular analógico-digital es el versátil temporizador 555. El CI está compuesto de una combinación de comparadores lineales y flip-flops, como se describe en la figura 5.8. El circuito completo se encuentra, por lo general, en un encapsulado de ocho terminales, como se especifica en la figura 5.8. Una conexión en serie de tres resistencias pone los niveles de voltaje de referencia de los dos comparadores a $2 V_{cc}/3$ y $V_{cc}/3$, iniciando o reiniciando la salida de estos comparadores a la unidad del flip-flop. La salida del circuito flip-flop se lleva luego hacia afuera por medio de una etapa de amplificación de salida. El circuito del flip-flop también opera a un transistor en el interior del CI llevando el colector del transistor a bajo, por lo general, para descargar a un condensador de temporización.




Figura 5.8 Detalle del CI temporizador 555.

Operación Astable

Una aplicación popular del CI temporizador 555 es como multivibrador estable o circuito de reloj. El siguiente análisis de la operación del 555 como un circuito estable incluye detalles sobre las diferentes partes de la unidad y cómo se utilizan las diversas entradas y salidas. La figura 5.9 muestra un circuito astable construido con la ayuda de una resistencia y un condensador externos para fijar el intervalo de temporización de la señal de salida.




Figura 5.9 Multivibrador astable que utiliza un CI 555.

El condensador C se carga hacia V_{cc} por medio de unas resistencias externas R_A y R_B . Haciendo referencia a la figura 5.9, el voltaje del condensador se eleva hasta que llega a ser $2V_{cc}/3$. Este voltaje es el umbral en la terminal 6, que maneja al comparador 1 para disparar al flip-flop en forma tal de que la salida en la terminal 3 pasa a bajo. Además, el transistor de descarga se desactiva, lo que ocasiona que la salida en la terminal 7 descargue al condensador por medio de la resistencia R_B . Luego, el voltaje del condensador disminuye hasta que cae por abajo del nivel de disparo ($V_{cc}/3$). Entonces el flip-flop se dispara para que la salida regrese a alto, y el transistor de descarga se desactiva para que el condensador pueda de nuevo cargarse a través de las resistencias R_A y R_B hasta llegar a V_{cc} .

La figura 5.10a muestra las formas de onda del condensador y de la salida resultantes del estable. Se pueden hacer cálculos de los intervalos del tiempo durante los cuales la está en alto y en bajo usando las relaciones

$$T_{\text{alto}} \approx 0.7(R_A + R_B)C$$

(5.10)

$$T_{\text{bajo}} = 0.7RC$$

$$(5.11)$$

El periodo total es:


$$T = \text{periodo} = T_{\text{alto}} + T_{\text{bajo}}$$

$$(5.12)$$


La frecuencia de circuito estable es entonces calculada con*

$$f = \frac{1.44}{(R_A + 2R_B)C}$$

$$(5.13)$$



(a)



(b)

Figura 5.10 Multivibrador astable para el ejemplo 5.11: (a) circuito; (b) formas de onda.

El periodo se puede calcular directamente a partir de:

$$T = 0.693(R_A + 2R_B)C = 0.7(R_A + 2R_B)C$$

Y la frecuencia a partir de:

$$f = \frac{1.44}{(R_A + 2R_B)C}$$

Ejemplo 5.11

Determine la frecuencia y trace la forma de onda de la salida del circuito de la figura 5.10a.

Solución

Mediante las ecuaciones 5.10 a la 5.13 se obtiene

$$\begin{aligned}T_{\text{alto}} &= 0.7(R_A + R_B)C = 0.7(7.5 \times 10^3 + 7.5 \times 10^3)(0.1 \times 10^{-6}) \\ &= 1.05 \text{ ms}\end{aligned}$$

$$T_{\text{bajo}} = 0.7R_B C = 0.7(7.5 \times 10^3)(0.1 \times 10^{-6}) = 0.525 \text{ ms}$$

$$T = T_{\text{alto}} + T_{\text{bajo}} = 1.05 \text{ ms} + 0.525 \text{ ms} = 1.575 \text{ ms}$$

$$f = \frac{1}{T} = \frac{1}{1.575 \times 10^{-3}} \approx 635 \text{ Hz}$$

Las formas de onda se dibujan en la figura 5.10b.

Operación monoestable

El temporizador 555 también puede usarse como un circuito multivibrador de un disparo o monoestable, como se muestra en la figura 5.12. Cuando la señal de entrada de disparo pasa a negativo, activa al multivibrador de un disparo, con la salida en la terminal 3 yendo a alto por un periodo de tiempo

$$T_{\text{alto}} = 1.1R_A C \quad (5.14)$$

Al revisar de nuevo la figura 5.10 el flanco negativo de la entrada de disparo hace que el comparador 2 dispare al flip-flop con la salida de la terminal 3 yendo a alto. El condensador C se carga hacia V_{cc} a través de la resistencia R_A . Durante el intervalo de carga la salida permanece en alto. Cuando el voltaje a través del condensador alcance el nivel de umbral de $2V_{cc}/3$, el comparador 1 dispara el flip-flop haciendo que la salida pase a bajo. El transistor de descarga también pasa a bajo haciendo que el condensador permanezca a casi 0 V hasta que se vuelve a disparar.

La figura 5.11b muestra la señal de disparo de entrada y la forma de onda de resultante para el temporizador 555 operado como circuito de un disparo. Los periodos de tiempo para este circuito pueden ir desde microsegundos hasta muchos segundos, h este CI útil para un rango de aplicaciones.




Figura 5.11 Operación del temporizador 555 como multivibrador monoestable o disparo único: (a) circuito; (b) formas de onda.

Ejemplo 5.12

Determiné el periodo de la forma de onda de salida para el circuito de la figura 5.12 cuando el - es un pulso negativo.




Figura 5.12 Circuito monoestable para el ejemplo 5.12.

Solución

Al emplear la ecuación 5.14, se obtiene

$$T_{\text{alto}} = 1.1R_A C = 1.1(7.5 \times 10^3)(0.1 \times 10^{-6}) = 0.825 \text{ ms}$$

5.6 Operación del VCO 566.

Un oscilador controlado por voltaje (VCO) es un circuito que proporciona una señal de salida variante (por lo general es una forma de onda cuadrada o triangular) cuya frecuencia puede ajustarse a lo largo de un rango controlado por un voltaje de de. Un ejemplo de un VCO es el CI 566, que condene circuitería que genera señales de onda cuadrada y triangular cuya frecuencia la fijan a una resistencia y un condensador externos y luego se varía mediante la aplicación de un voltaje de de. La figura 5.13a muestra que el 566 contiene fuentes de corriente para cargar y descargar un condensador externo C_1 a una velocidad que fija una resistencia externa R_1 y por el voltaje modulador de entrada V_c . Un circuito disparador Schmitt se usa para conmutar las fuentes de corriente entre la carga y la descarga del condensador, así como el voltaje triangular se desarrolla a través del condensador y de la onda cuadrada del disparador Schmitt, los cuales se proporcionan como salidas mediante amplificadores separados.

La figura 5.13b muestra el diagrama base del CI 566 y un resumen de fórmulas y limitaciones de valores. El oscilador puede programarse en un rango de frecuencia de 10 a 1 mediante una selección adecuada de una resistencia y un condensador externos, y luego se modula sobre un rango de frecuencia de 10 a 1 por un voltaje de control, V_c .


Una frecuencia de operación libre o de operación central, f_0 , se puede calcular a partir de

$$f_0 = \frac{2}{R_1 C_1} \left(\frac{V^+ - V_c}{V^+} \right)$$

(5.15)

Con las siguientes restricciones de valores prácticos para el circuito:

1. R_1 debe estar dentro del rango de $2 \text{ k}\Omega \leq R_1 \leq 20 \text{ k}\Omega$.
2. V_c debe estar dentro del rango $3/4V^+ \leq V_c \leq V^+$.



(a)




Figura 5.13 El generador de funciones 566: (a) diagrama de bloques; (b) configuración de terminales y resumen de los datos de operación.

3. f_0 debe estar por abajo de 1 MHz.
4. V^+ debe estar en un rango entre 10 V y 24 V.

La figura 5.14 muestra un ejemplo en el cual se utiliza el generador de funciones 566 para proporcionar señales de onda cuadrada y triangular a una frecuencia que fijan R_1 , C_1 y V_c . Un divisor de resistencia R_2 y R_3 hace el voltaje modulador de de un valor fijo:




Figura 5.14 Conexión de la unidad VCO 566.

$$V_c = \frac{R_3}{R_2 + R_3} V^+ = \frac{10 \text{ k}\Omega}{1.5 \text{ k}\Omega + 10 \text{ k}\Omega} (12 \text{ V}) = 10.4 \text{ V}$$

(Que cae adecuadamente en el rango de voltaje $0.75V^+ = 9 \text{ V}$ y $V^+ = 12 \text{ V}$). Usando la ecuación (5.15) se obtiene:

$$f_o = \frac{2}{(10 \times 10^3)(820 \times 10^{-12})} \left(\frac{12 - 10.4}{12} \right) \approx 32.5 \text{ kHz}$$

El circuito de la figura 5.15 indica cómo puede ajustarse la frecuencia de la onda cuadrada V_c salida con el voltaje de entrada V_c para variar la frecuencia de la señal. El potenciómetro R_3 permite la variación de V_c de cerca de 9 V a casi 12 V, sobre el rango de frecuencia completo 0 a 1. Con el brazo del potenciómetro en el máximo, el voltaje del control es

$$V_c = \frac{R_3 + R_4}{R_2 + R_3 + R_4}(V^+) = \frac{5 \text{ k}\Omega + 18 \text{ k}\Omega}{510 \Omega + 5 \text{ k}\Omega + 18 \text{ k}\Omega}(+12 \text{ V}) = 11.74 \text{ V}$$

Dando como resultado una frecuencia de salida menor de:

$$f_o = \frac{2}{(10 \times 10^3)(220 \times 10^{-12})} \left(\frac{12 - 11.74}{12} \right) \approx 19.7 \text{ kHz}$$




Figura 5.15 Conexión de un 566 como unidad de VCO.

Con el brazo de R_3 puesto en lo más bajo, el voltaje de control es:

$$V_c = \frac{R_4}{R_2 + R_3 + R_4}(V^+) = \frac{18 \text{ k}\Omega}{510 \Omega + 5 \text{ k}\Omega + 18 \text{ k}\Omega}(+12 \text{ V}) = 9.19 \text{ V}$$

Resultando en una frecuencia superior de:

$$f_o = \frac{2}{(10 \times 10^3)(220 \times 10^{-12})} \left(\frac{12 - 9.19}{12} \right) \approx 212.9 \text{ kHz}$$

La frecuencia de la onda cuadrada de salida puede entonces variarse con el potenciómetro R_3 sobre un rango de frecuencia de al menos 10 a 1.

En vez de variar el ajuste de un potenciómetro para cambiar el valor de V_c es posible aplicar un voltaje modulador de entrada, V_{in} , como se muestra en la figura 5.16. El divisor de voltaje hace a V_c de aproximadamente 10.4 V. Un voltaje de

entrada de ac aproximadamente de 1.4 V pico puede manejar a V_c alrededor del punto de polarización entre los voltajes de 9 y 11.8 V, lo cual ocasionará que la frecuencia de salida varíe a través de un rango de 10 a 1. La señal de entrada, V_{in} , modula en frecuencia el voltaje de salida alrededor de la frecuencia central que fijó el valor de polarización de $V_c = 10.4$ V ($f_o = 121.2$ kHz).




Figura 5.16 Operación del VCO con entrada de modulación de frecuencia.

5.7 Operación del PLL 565.

5.7.1 Lazo de seguimiento de fase

Un lazo de seguimiento de fase (PLL, por sus siglas en inglés) es un circuito electrónico que consiste de un detector de fase, un filtro pasabajas y un oscilador controlado por voltaje, conectados tal como se muestra en la figura 5.17. Las aplicaciones comunes de un PLL incluyen; 1) sintetizadores de frecuencia que proporcionan múltiplos de una señal de frecuencia de referencia [por ejemplo, la frecuencia portadora para unidades de canales múltiples de la banda ciudadana (CB) o unidades de la banda marina que puede generar con una sola frecuencia controlada por cristal y sus múltiplos generados por medio de un PLL]; 2) redes de demodulación FM para operación en FM con excelente linealidad entre la frecuencia de señal de entrada y el voltaje de salida del PLL; 3) demodulación de las dos frecuencias de transmisión de datos o portadoras en transmisiones de datos digitales utilizados en la operación de codificación con desplazamiento de fase (FSK), y 4) una amplia variedad de áreas, incluyendo módems, receptores de telemetría y transmisores, decodificadores de tono, detectores de AM y filtros de rastreo.

Una señal de entrada, V_c , y otra de un VCO, V_o , son comparadas por un comparador de fase (consulte la figura 5.17) proporcionando un voltaje de salida, V_e , que representa la diferencia de fase entre las dos señales. Después, este voltaje alimenta a un filtro pasabajas que proporciona un voltaje de salida (amplificado de ser necesario) que se puede tomar como el voltaje de salida del PLL, y se utiliza

internamente como el voltaje para modular la frecuencia del VCO. La operación en lazo cerrado del circuito es para mantener muy fija la frecuencia del VCO respecto a la frecuencia de la señal de entrada.




Figura 5.17 Diagrama de bloques del lazo de seguimiento de fase básico (PLL).

5.7.2 Operación PLL básica

La operación básica de un circuito PLL se puede explicar con el circuito de la figura 5.17 como referencia. Consideraremos primero la operación de los diversos circuitos en el lazo de seguimiento de fase cuando el lazo está operando en seguimiento (la frecuencia de la señal de entrada y la frecuencia del VCO son la misma). Cuando la frecuencia de la señal de entrada es la misma que la del VCO en el comparador, el voltaje V_e , tomado como salida, es el valor necesario para mantener al VCO en seguimiento con respecto de la señal de entrada. Entonces, el VCO proporciona en su salida una señal de onda cuadrada de amplitud fija a la misma frecuencia de la entrada. La mejor operación se obtiene si la frecuencia central del VCO, f_o , coincide con el voltaje de polarización a la mitad de su rango de operación lineal. El amplificador permite este ajuste en el voltaje de de a partir del que se obtuvo como salida del circuito de filtro. Cuando el lazo está en seguimiento, las dos señales que entran al comparador son de la misma frecuencia, aunque no necesariamente están en fase. Una diferencia de fase fija entre las dos señales que entran al comparador da como resultado un voltaje de de fijo hacia el VCO. Los cambios en la frecuencia de la señal de entrada dan entonces como resultado un cambio en el voltaje de de hacia el VCO. Dentro de un rango de

captura y seguimiento de frecuencia, el voltaje de de manejará la frecuencia del VCO para que coincida con la de la entrada.

Mientras el lazo está tratando de lograr el seguimiento, la salida del comparador de fase contiene componentes de frecuencia de la suma y diferencia de las señales comparadas. Un filtro pasabajas pasa solamente los componentes de menor frecuencia de la señal para que el lazo pueda adquirir el seguimiento entre las señales de entrada y del VCO.

Debido al rango de operación limitado del VCO y de la conexión de retroalimentación del circuito PLL, existen dos bandas de frecuencia importantes especificadas para un PLL. El rango de captura de un PLL es el rango de frecuencia que se encuentra alrededor de la frecuencia de operación libre del VCO, f_0 , sobre la cual el lazo puede adquirir el seguimiento con la señal de entrada. Una vez que el PLL ha logrado la captura, puede mantener el seguimiento con la señal de entrada a lo largo de un rango de frecuencia un poco más amplio llamado *rango de seguimiento*.

Aplicaciones

El PLL puede usarse en una amplia variedad de aplicaciones, incluyendo: 1) demodulación de frecuencia, 2) síntesis de frecuencia, y 3) decodificadores FSK. A continuación se presentan ejemplos de cada uno de ellos.

5.7.3 Demodulación de frecuencia

La demodulación o detección de FM puede lograrse directamente usando el circuito PLL. Si se selecciona o designa la frecuencia central del PLL a la frecuencia portadora FM, el voltaje filtrado o de salida del circuito de la figura 5.17 resultará ser el voltaje demodulado deseado, pero variará en valor proporcional con la variación de la frecuencia de la señal. Por tanto, el circuito PLL opera como un recortador, limitador y demodulador completo de frecuencia intermedia (IF), igual a los necesitados para los receptores de FM.

En la figura 5.18a se muestra una unidad PLL popular, la 565. Esta unidad contiene un detector de fase, amplificador y oscilador controlado por voltajes que están sólo conectados parcialmente en su interior. Se requiere de una resistencia y un condensador externos, R_1 y C_1 para fijar la frecuencia de operación libre o central del VCO. Otro condensador externo, C_2 , utiliza para fijar la banda del filtro pasabajas y la salida del VCO debe conectarse de regreso a la entrada hacia el detector de fase para cerrar el lazo PLL. Por lo general, el 565 necesita dos fuentes de alimentación, V_+ y V_- .




Figura 5.18 Lazo de seguimiento de fase (PLL): (a) diagrama de bloques básico; (b) PLL conectado como un demodulador de frecuencia; (c) gráfica del voltaje de salida en función de la frecuencia.

La figura 5.18 muestra al PLL conectado para trabajar como un demodulador FM. La resistencia R_1 y el condensador C_1 fijan la frecuencia de operación f_o

$$f_o = \frac{0.3}{R_1 C_1}$$

(5.16)

$$= \frac{0.3}{(10 \times 10^3)(220 \times 10^{-12})} = 136.36 \text{ kHz}$$

Con la limitación de $2 \text{ k}\Omega \leq R_1 \leq 20 \text{ k}\Omega$. El rango de seguimiento es

$$f_L = \pm \frac{8f_o}{V}$$

$$= \pm \frac{8(136.36 \times 10^3)}{6} = \pm 181.8 \text{ kHz}$$

Para voltajes de alimentación $V = \pm 6 \text{ V}$. El rango de captura es:

$$f_C = \pm \frac{1}{2\pi} \sqrt{\frac{2\pi f_L}{R_2 C_2}} \quad (5.17)$$


$$= \pm \frac{1}{2\pi} \sqrt{\frac{2\pi(181.8 \times 10^3)}{(3.6 \times 10^3)(330 \times 10^{-12})}} = 156.1 \text{ kHz}$$

La señal en la terminal 4 es una onda cuadrada de 136.36 kHz. Una entrada dentro del rango de seguimiento de 181.8 kHz dará como resultado que la salida en la terminal 7 varíe alrededor del nivel de voltaje de ajuste por la señal de entrada en f_o . La figura 5.20c muestra la salida de la terminal 7 como una función de la frecuencia de la señal de entrada. El voltaje de la Terminal 7 está relacionado linealmente con la frecuencia de la señal de entrada dentro del rango de frecuencia $f_c = 181.8 \text{ kHz}$ alrededor de la frecuencia central de 136.36 kHz. El voltaje de salida es la señal demodulada que varía con la frecuencia dentro del rango de operación especificado.


5.7.4 Síntesis de frecuencia

Se puede construir un sintetizador de frecuencia alrededor de un PLL, tal como se muestra en la figura 5.19. Un divisor de frecuencia se inserta entre la salida del VCO y el comparador de fase, para que la señal del lazo al comparador esté a la frecuencia f_o , mientras que la salida del VCO es Nf_o . Esta salida es un múltiplo de la frecuencia de entrada, pero siempre y cuando el lazo esté en seguimiento. La señal de entrada puede estabilizarse en f_1 con la salida del VCO resultante en Nf_1 si el lazo se ajusta para seguimiento a la frecuencia fundamental (cuando $f_o = f_1$). La figura 5.19b muestra un ejemplo usando un PLL 565 como multiplicador de frecuencia y un 7490 como divisor. La entrada V_i a la frecuencia se compara con la entrada (frecuencia f_o) en la terminal 5. Una salida a Nf_o ($4f_o$ en el presente ejemplo) se conecta por medio de un circuito inversor para proporcionar la entrada en la terminal 14 del 7490, la cual varía entre 0 y +5 V. Con la salida de la terminal 9, que es la entrada al 7490 dividida entre 4, la señal de la terminal 4 del PLL es cuatro veces la frecuencia de entrada, siempre y cuando el lazo permaneciendo en seguimiento. Debido a que el VCO puede variar solamente a lo largo de un rango

limitado respecto a la frecuencia central, puede que sea necesario cambiar la frecuencia del VCO cada vez que se cambie el valor del divisor. Siempre y cuando el circuito PLL esté en seguimiento de la frecuencia de salida del VCO será exactamente N veces la frecuencia de entrada. Para esto, solo es necesario reajustar f_0 para que esté dentro del rango de captura y seguimiento, ya que exactos el lazo cerrado dará como resultado que la salida del VCO llegue a ser exactamente Nf_i cuando esté en seguimiento.



(a)



(b)

Figura 5.19 Sintetizador de frecuencia: (a) diagrama de bloques; (b) implementación que utiliza una unidad PLL 565.

5.7.5 Decodificadores FSK.

Se puede construir un decodificador de señal FSK (*frequency-shift keyed*) codificación con desplazamiento de frecuencia), como se indica en la figura 5.20. El decodificador recibe una señal a una de dos frecuencias portadoras distintas, 1270 Hz o 1070 Hz, representando los niveles lógicos para RS-232C de marca (-5 V) o espacio (+14 V), respectivamente. Conforme la señal aparece en la entrada, el lazo da seguimiento a la frecuencia de entrada y la rastrea entre las dos posibles frecuencias con un corrimiento de de correspondiente en la salida.





Figura 5.20 Conexión de un 565 como decodificador FSK.

El filtro de escalera RC (tres secciones de $C = 0.02 \mu\text{F}$ y $R = 10 \text{ k}\Omega$) se utiliza para eliminar los componentes de suma de frecuencia. La frecuencia de operación libre se ajusta con R_1 para que el nivel de voltaje de de en la salida (terminal 7) sea el mismo que el de la terminal & Luego, una entrada a la frecuencia 1070 Hz llevará el voltaje de salida del decodificador a un nivel de voltaje más positivo, llevando la salida digital al nivel alto (espacio o + 14 V). Entrada de 1270 Hz llevará en forma correspondiente de la salida de de del 565 a ser positiva con la salida digital que entonces caerá al nivel bajo (marca o -5 V).

5.8 Generador de señal con el circuito integrado 8038.

El 8038 es un "Viejo pero vigente" circuito integrado (a veces es difícil de conseguir) relativamente económico para las prestaciones que brinda. Este circuito produce señales rectangulares, triangulares y sinusoidales en la banda de frecuencia comprendida entre 0,1Hz y 100kHz. El capacitor C determina la banda de frecuencias que se regulará con P1. C puede tener valores de 150pF a 15mF según las frecuencias deseadas.



UNIDAD VI

OSCILADORES SENOIDALES CON AMPLIFICADORES OPERACIONALES.

6.1 Conceptos de retroalimentación.


6.1.1 Retroalimentación.

Dependiendo de la polaridad relativa de la señal que está siendo retroalimentada al circuito, se puede tener retroalimentación negativa o positiva. La retroalimentación negativa da como resultado una disminución de la ganancia de voltaje, pero las que se resumen más adelante mejoran varias características del circuito. La retroalimentación positiva lleva a un circuito a la oscilación, como sucede en diversos tipos de circuitos osciladores.

En la figura 6.1 se muestra una conexión típica de retroalimentación. La señal de entrada, V_s se aplica a una red mezcladora en donde se combina con la señal de retroalimentación, V_f . La diferencia entre estas señales, V_i , es el voltaje de entrada del amplificador. Una parte de la salida del amplificador, V_o , se conecta a la red de retroalimentación (β), la cual proporciona una parte reducida de la salida como señal de retroalimentación a la red mezcladora de la entrada.

Si la señal de retroalimentación es de polaridad opuesta a la señal de entrada, como se muestra en la figura 6.1, la retroalimentación es negativa. Aunque la retroalimentación negativa da como resultado una disminución de la ganancia de voltaje total, se obtienen varias mejoras, como:

1. Mayor impedancia de entrada
2. Ganancia de voltaje más estable
3. Respuesta en la frecuencia mejorada
4. Menor impedancia de salida
5. Ruido reducido
6. Operación más lineal



Amplificador con retroalimentación

Figura 6.1 Diagrama simple de bloques del amplificador con retroalimentación.


6.1.2 Tipos de conexión de retroalimentación

Existen cuatro formas básicas de conectar la señal de retroalimentación. Pueden ser retroalimentados tanto *voltaje* como *corriente* a la entrada, ya sea en *serie* o en *paralelo*. Específicamente puede ser:

1. Retroalimentación de voltaje en serie (figura 6.2a)
2. Retroalimentación de voltaje en paralelo (figura 6.2b)
3. Retroalimentación de corriente en serie (figura 6.2c)
4. Retroalimentación de corriente en paralelo (figura 6.2d)

En la lista anterior, *voltaje* se refiere a la conexión del voltaje de salida como entrada a la red de retroalimentación; *corriente* significa derivar alguna corriente de salida a través de la red de retroalimentación. *Serie* es conectar la señal de retroalimentación en serie con el voltaje de la señal de entrada, y *paralelo* quiere decir la conexión de la señal de retroalimentación en paralelo con una fuente de corriente de entrada.

Las conexiones de retroalimentación en serie tienden a *incrementar* la resistencia de entrada, mientras que las conexiones de retroalimentación en paralelo tienden a *disminuir* la resistencia de entrada. La retroalimentación de voltaje tiende a *disminuir* la impedancia de salida, mientras que la retroalimentación de corriente tiende a *incrementar* la impedancia de salida. Por lo general, la mayor impedancia de entrada y menor impedancia de salida son necesarias para la mayoría de los amplificadores en cascada. Ambas se obtienen por medio de






Figura 6.2 Tipos de amplificador con retroalimentación: (a) retroalimentación de voltaje en serie, $A_f = V_o / V_s$; (b) retroalimentación de voltaje en paralelo, $A_f = V_o / I_s$; (c) retroalimentación de corriente en serie, $A_f = I_o / V_s$; (d) retroalimentación de corriente en paralelo, $A_f = I_o / I_s$.

La conexión de retroalimentación de voltaje en serie. Por tanto, debemos concentrarnos primero en esta conexión de amplificador.

6.1.3 Ganancia con retroalimentación

En esta sección examinaremos la ganancia de cada una de las conexiones de circuito de retroalimentación de la figura 6.2. La ganancia sin retroalimentación, A , es la de la etapa de amplificación. Con retroalimentación, β , la ganancia total del circuito se reduce en un factor de $(1 + \beta A)$, como se detalla a continuación. En la tabla 1 se proporciona como referencia un resumen de la ganancia, el factor de retroalimentación y la ganancia con retroalimentación de la figura 6.2.

Tabla 1 Resumen de la ganancia, retroalimentación y ganancia con retroalimentación.

| | | Voltaje en serie | Voltaje en paralelo | Corriente en serie | Corriente en paralelo |
|--------------------------------|---------|-------------------|---------------------|--------------------|-----------------------|
| Ganancia sin retroalimentación | A | $\frac{V_o}{V_i}$ | $\frac{V_o}{I_i}$ | $\frac{I_o}{V_i}$ | $\frac{I_o}{I_i}$ |
| Retroalimentación | β | $\frac{V_f}{V_o}$ | $\frac{I_f}{V_o}$ | $\frac{V_f}{I_o}$ | $\frac{I_f}{I_o}$ |
| Ganancia con retroalimentación | A_f | $\frac{V_o}{V_s}$ | $\frac{V_o}{I_s}$ | $\frac{I_o}{V_s}$ | $\frac{I_o}{I_s}$ |

6.1.4 Retroalimentación de voltaje en serie

La figura 6.2a muestra la conexión de retroalimentación de voltaje en serie, con una pátate del voltaje de salida retroalimentado en serie con la señal de entrada, dando como resultado una reducción de la ganancia general. Si no hay retroalimentación ($V_f = 0$), la ganancia de voltaje de la etapa amplificadora es:

$$A = \frac{V_o}{V_s} = \frac{V_o}{V_i} \quad (6.1)$$

Si una señal de retroalimentación, V está conectada en serie con la entrada, entonces:

$$V_i = V_s - V_f$$

Debido a que $V_o = AV_i = A(V_s - V_f) = AV_s - AV_f = AV_s - A(\beta V_o)$

entonces $(1 + \beta A)V_o = AV_s$

Por lo que la ganancia de voltaje general *con* retroalimentación es

$$A_f = \frac{V_o}{V_s} = \frac{A}{1 + \beta A}$$

(6.2)

La ecuación (6.2) muestra que la ganancia *con* retroalimentación es la ganancia del amplificador reducida por el factor $(1 + \beta A)$. Y se verá que este factor también afecta la impedancia de entrada y de salida, entre otras características del circuito.

6.1.5 Retroalimentación de voltaje en paralelo

La ganancia con retroalimentación para la red de la figura 6.2b es

$$A_f = \frac{V_o}{I_s} = \frac{A I_i}{I_i + I_f} = \frac{A I_i}{I_i + \beta V_o} = \frac{A I_i}{I_i + \beta A I_i}$$

$$A_f = \frac{A}{1 + \beta A}$$

(6.3)

6.1.6 Impedancia de entrada con retroalimentación

6.1.6.1 Retroalimentación de voltaje en serie

En la figura 6.3 se muestra una conexión de retroalimentación de voltaje en serie más detallada. La impedancia de entrada puede determinarse de la manera siguiente:

$$I_i = \frac{V_i}{Z_i} = \frac{V_s - V_f}{Z_i} = \frac{V_s - \beta V_o}{Z_i} = \frac{V_s - \beta A V_i}{Z_i}$$

$$I_i Z_i = V_s - \beta A V_i$$

$$V_s = I_i Z_i + \beta A V_i = I_i Z_i + \beta A I_i Z_i$$

$$Z_y = \frac{V_s}{I_i} = Z_i + (\beta A) Z_i = Z_i (1 + \beta A)$$

(6.4)

Se observa que la impedancia de entrada con retroalimentación es el valor de la impedancia de entrada sin retroalimentación, multiplicada por el factor $(1 + \beta A)$, y se aplica a las configuraciones de voltaje en serie (figura 6.2a) y corriente en serie (figura 6.2c).




Figura 6.3 Conexión de retroalimentación de voltaje en serie.

6.1.6.2 Retroalimentación de voltaje en paralelo

En la figura 6.4 se muestra una conexión de retroalimentación de voltaje en paralelo. La impedancia de entrada puede determinarse que es:




Figura 6.4 Conexión de retroalimentación de voltaje en paralelo.

$$\begin{aligned}
 Z_{if} &= \frac{V_i}{I_s} = \frac{V_i}{I_i + I_f} = \frac{V_i}{I_i + \beta V_o} \\
 &= \frac{V_i / \beta I_i}{I_i / \beta + \beta V_o / \beta I_i}
 \end{aligned}$$

$$Z_{if} = \frac{Z_i}{1 + \beta A}$$

(6.5)

Esta impedancia de entrada reducida se aplica a la conexión de voltaje en serie de la figura y a la conexión de voltaje en paralelo de la figura 6.2b.

6.1.7 Impedancia de salida con retroalimentación

La impedancia de salida para las conexiones de la figura 6.2 depende de si se usa retroalimentación de voltaje o de corriente. Para retroalimentación de voltaje, la impedancia de salida disminuye y, en cambio, la retroalimentación de corriente aumenta la impedancia de salida.

6.1.7.1 Retroalimentación de voltaje en serie

La retroalimentación de voltaje en serie del circuito de la figura 6.3 proporciona suficiente detalle de circuito para calcular la impedancia de salida con retroalimentación. La impedancia de salida se determina mediante la aplicación de un voltaje, V , que da como resultado una corriente I , con V_S en corto circuito ($V_S = 0$). El voltaje V entonces es

$$\begin{aligned}
 & \text{Para } V_s = 0, & V &= IZ_o + AV_i \\
 & \text{por lo que} & V_i &= -V_f \\
 & & V &= IZ_o - AV_f = IZ_o - A(\beta V)
 \end{aligned}$$

Si se vuelve a escribir la ecuación como

$$V + \beta AV = IZ_o$$

Permite resolver para la resistencia de salida con retroalimentación:

$$Z_{of} = \frac{V}{I} = \frac{Z_o}{1 + \beta A}$$

(6.6)

La ecuación (6.6) muestra que con retroalimentación de voltaje en serie la impedancia de salida reduce, la que se tiene sin retroalimentación, por el factor $(1 + \beta A)$.

6.1.7.2 Retroalimentación de corriente en serie

La impedancia de salida con retroalimentación de corriente en serie puede determinarse aplicando una señal V a la salida con V_s en corto, lo cual da como resultado una corriente I , y la relación de V a I es la impedancia de salida. La figura 6.5 muestra una conexión más detallada con retroalimentación de corriente en serie. Para la parte de salida de una conexión de retroalimentación de corriente en serie, mostrada en la figura 6.5, la impedancia de salida resultante se determina de la siguiente manera. Con $V_s = 0$,

$$\begin{aligned}
 V_i &= V_f \\
 I &= \frac{V}{Z_o} - AV_i = \frac{V}{Z_o} - AV_f = \frac{V}{Z_o} - A\beta I \\
 Z_o(1 + \beta A)I &= V
 \end{aligned}$$

$$Z_{of} = \frac{V}{I} = Z_o(1 + \beta A)$$

(6.7)




Figura 6.5 Conexión de retroalimentación de corriente

En la tabla 2 se proporciona un resumen del efecto de la retroalimentación sobre las impedancias de entrada y de salida.

Tabla 2 efecto de la conexión de retroalimentación sobre las impedancias de entrada y de salida.

| Voltaje en serie | Corriente en serie | Voltaje en paralelo | Corriente en paralelo |
|----------------------------------------------------|--------------------------------------|-------------------------------------------|-------------------------------------------|
| $Z_{if} = Z_i(1 + \beta A)$ (incrementada) | $Z_i(1 + \beta A)$ (incrementada) | $\frac{Z_o}{1 + \beta A}$ (disminuida) | $\frac{Z_i}{1 + \beta A}$ (disminuida) |
| $Z_{of} = \frac{Z_o}{1 + \beta A}$ (disminuida) | $Z_o(1 + \beta A)$ (incrementada) | $\frac{Z_o}{1 + \beta A}$ (disminuida) | $Z_o(1 + \beta A)$ (incrementada) |

Ejemplo 6.1

Determine la ganancia de voltaje y las impedancias de entrada y salida con retroalimentada para una retroalimentación de voltaje en serie que tenga $A = -100$, $R_i = 10 \text{ k}\Omega$, $R_o = 20 \text{ k}\Omega$ retroalimentación con a) $\beta = -0.1$ y b) $\beta = -0.5$.

Solución

Mediante las ecuaciones 6.2, 6.4 y 6.6, se obtiene

$$\begin{aligned}
 \text{a) } A_f &= \frac{A}{1 + \beta A} = \frac{-100}{1 + (-0.1)(-100)} = \frac{-100}{11} = -9.09 \\
 Z_{if} &= Z_i(1 + \beta A) = 10 \text{ k}\Omega(11) = 110 \text{ k}\Omega \\
 Z_{of} &= \frac{Z_o}{1 + \beta A} = \frac{20 \times 10^3}{11} = 1.82 \text{ k}\Omega
 \end{aligned}$$

$$\begin{aligned}
 \text{b) } A_f &= \frac{A}{1 + \beta A} = \frac{-100}{1 + (0.5)(100)} = \frac{-100}{51} = -1.96 \\
 Z_{if} &= Z_i(1 + \beta A) = 10 \text{ k}\Omega(51) = 510 \text{ k}\Omega \\
 Z_{of} &= \frac{Z_o}{1 + \beta A} = \frac{20 \times 10^3}{51} = 392.16 \Omega
 \end{aligned}$$

El ejemplo 6.1 demuestra el compromiso de ganancia para una resistencia de entrada y salida mejorada. La reducción de ganancia por un factor de 11 (de 100 a 9.09) la complementa una resistencia de salida reducida y una resistencia de entrada aumentada por el mismo factor de 11. La reducción de la ganancia a un factor de 51 proporciona una ganancia de solamente 2 pero con la resistencia de entrada incrementada por el factor de 51 (a más de 500 k Ω) y una resistencia de salida reducida de 20 k Ω a menos de 400 Ω . La retroalimentación proporciona al diseñador la posibilidad de encontrar un compromiso entre la reducción de la ganancia del amplificador y la mejoría de otras características del circuito.

6.1.8 Reducción en la distorsión de frecuencia

Para un amplificador con retroalimentación negativa que tenga $\beta A \gg 1$, la ganancia con retroalimentación es $A_f = 1/\beta$. De esto se desprende que si la red de retroalimentación es simplemente resistiva, la ganancia con retroalimentación no es dependiente de la frecuencia, aunque la ganancia del amplificador básico sea dependiente de la frecuencia. En forma práctica, la distorsión de frecuencia que resulta por la ganancia variante del amplificador respecto a la frecuencia, se reduce de modo considerable en un circuito amplificador con retroalimentación negativa de voltaje.

6.1.9 Reducción en ruido y distorsión no lineal

La retroalimentación de señal tiende a mantener baja la cantidad de ruido en una señal (como el zumbido de la fuente de alimentación) y la distorsión no lineal. El factor $(1 + \beta A)$ reduce el ruido de entrada y la distorsión no lineal resultante para lograr una mejora considerable. Sin embargo, debe tornarse en cuenta que hay una reducción en la ganancia total (el precio pagado *por* la mejora en el desempeño del circuito). Si se usan etapas adicionales para llevar la ganancia total hasta el nivel que se tiene sin retroalimentación, debe observarse que las etapas adicionales pueden introducir tanto ruido de vuelta al sistema como se redujo por el amplificador retroalimentado. Este problema puede solucionarse de cierta forma si se reajusta la ganancia del circuito del amplificador retroalimentado para obtener una ganancia más elevada, mientras se proporciona al mismo tiempo un ruido reducido de la señal.

6.1.10 Efecto de la retroalimentación negativa sobre la ganancia y el ancho de banda

En la ecuación (6.2) la ganancia general con retroalimentación negativa se muestra que es

$$A_f = \frac{A}{1 + \beta A} \cong \frac{A}{\beta A} = \frac{1}{\beta} \quad \text{para } \beta A \gg 1$$

Siempre y cuando $\beta A \gg 1$ la ganancia total es aproximadamente $1/\beta$. Se debe resaltar que para un amplificador práctico (con sólo un punto de ruptura de frecuencia baja y alta) la ganancia en lazo abierto cae a altas frecuencias debido a las capacitancias del circuito y del dispositivo activo. La ganancia también puede caer a bajas frecuencias por las etapas de amplificación con acoplamiento capacitivo. Una vez que la ganancia en lazo abierto A cae lo suficiente y el factor βA ya no es mucho mayor que 1, la conclusión de la ecuación (6.2) de que $A_f \approx 1/\beta$ ya no es cierta.

La figura 6.6 muestra que el amplificador con retroalimentación negativa tiene un ancho de banda mayor (B_f) que el amplificador sin retroalimentación (B). El amplificador con retroalimentación tiene una mayor frecuencia superior en 3 dB y una menor frecuencia inferior en 3 dB.




Figura 6.6 Efecto de la retroalimentación negativa sobre la ganancia y en ancho de banda.

Es interesante notar que el uso de la retroalimentación, aunque da como resultado una disminución de la ganancia de voltaje, proporciona un incremento en B y particular, en la frecuencia superior de 3 dB. De hecho, el producto de la ganancia y frecuencia permanece igual, por lo que el producto ganancia-ancho de banda del amplificador básico es del mismo valor con relación al amplificador con

retroalimentación. Sin embargo, debido a que el amplificador con retroalimentación tiene menor ganancia, la operación neta consiste en *cambiar* ganancia por ancho de banda (usamos el ancho de banda para la frecuencia a 3 dB superior, por lo general $f_2 \gg f_1$).

6.1.11 Estabilidad de ganancia con retroalimentación

Además del factor β que pone un valor de ganancia preciso, también estamos interesados en qué tan estable es el amplificador retroalimentado, en comparación con un amplificador sin retroalimentación. La diferenciación de la ecuación (6.2) lleva a

$$\left| \frac{dA_f}{A_f} \right| = \frac{1}{|1 + \beta A|} \left| \frac{dA}{A} \right| \quad (6.8)$$

$$\left| \frac{dA_f}{A_f} \right| \cong \left| \frac{1}{\beta A} \right| \left| \frac{dA}{A} \right| \quad \text{para } \beta A \gg 1 \quad (6.9)$$

Esto muestra que la magnitud del cambio relativo en ganancia $\left| \frac{dA_f}{A_f} \right|$ se reduce por el factor $|\beta A|$ comparado con el cambio sin retroalimentación $\left(\left| \frac{dA}{A} \right| \right)$.

6.2 Oscilador senoidal de desplazamiento de fase.

Un ejemplo de un circuito oscilador que sigue el desarrollo básico de un circuito retroalimentado es el *oscilador de corrimiento de fase*. En la figura 6.7 se muestra una versión idealizada de este circuito. Recuerde que los requerimientos para la oscilación son que la ganancia del lazo, βA , sea mayor que la unidad y que el corrimiento de fase alrededor de la red de retroalimentación sea 180° (proporcionando retroalimentación positiva). En la presente idealización estamos considerando que la red de retroalimentación es manejada por una fuente perfecta (con cero impedancias de fuente) y la salida de la red de retroalimentación esté conectada a una carga perfecta (impedancia de carga infinita). El caso idealizado permitirá el desarrollo de la teoría que se encuentra tras la operación del oscilador de corrimiento de fase. Luego se consideran las versiones prácticas del circuito.




Figura 6.7 Oscilador ideal de corrimiento de fase.

Si concentramos nuestra atención en la red de corrimiento de fase, estaremos interesados en la atenuación de la red a la frecuencia a la cual el corrimiento de fase es exactamente de 180° . Usando el análisis de red clásico, encontramos que

$$f = \frac{1}{2\pi RC\sqrt{6}} \quad (6.10)$$

$$B = \frac{1}{29} \quad (6.11)$$

Y el corrimiento de fase es 180° .

Para que la ganancia del lazo, βA sea mayor que la unidad, la ganancia de la etapa amplificadora debe ser mayor que $1/\beta$ o 29:

$$A > 29 \quad (6.12)$$

Cuando se considera la operación de la red de retroalimentación, uno puede ingenuamente seleccionar los valores de R y C para proporcionar (a una frecuencia específica) un corrimiento de fase de 60° por sección, para las tres secciones, lo cual origina como resultado un corrimiento de fase de 180° como se desea. Sin embargo, este no es el caso, debido a que cada sección del RC en la red de retroalimentación carga a la anterior. El resultado neto de que el corrimiento de fase *total* sea 180° , es lo único que es importante. Si se mide el corrimiento de fase por sección RC , puede ser que cada sección no proporcione el mismo corrimiento de fase (aunque el corrimiento de fase general sea 180°). Si deseáramos obtener exactamente un corrimiento de fase de 60° para cada una de las tres etapas, se necesitarían etapas de emisor seguidoras para cada sección RC para prevenir a cada una del efecto de carga del circuito siguiente.

6.2.1 Oscilador de corrimiento de fase a FET

En la figura 6.8a se muestra una versión práctica de un circuito oscilador de corrimiento de fase. El circuito está dibujado para mostrar claramente al amplificador y la red de retroalimentación. El amplificador está autopolarizado con una resistencia de fuente R_s con condensador de desvío y una resistencia de polarización R_D . Los parámetros de interés del FET son g_m y r_d . A partir de la teoría del amplificador a FET, la magnitud de la ganancia y el amplificador se calcula a partir de

$$|A| = g_m R_L \quad (6.13)$$

Donde R_L en este caso es la resistencia en paralelo de R_D y r_d

$$R_L = \frac{R_D r_d}{R_D + r_d} \quad (6.14)$$

Debemos suponer como una buena aproximación que la impedancia de entrada del amplificador FET es infinita. Esta suposición es válida siempre y cuando la frecuencia de operación del oscilador sea lo suficientemente baja para que las impedancias capacitivas del FET se puedan ignorar. La impedancia de salida del amplificador fijado por R_L también debe ser pequeña en comparación con la impedancia vista en la red de retroalimentación, para que no exista atenuación debida a la carga. En la práctica, estas consideraciones no son siempre despreciables, por lo que se selecciona la ganancia del amplificador, un poco mayor que el factor necesario de 29 para asegurar la oscilación.




Figura 6.8 Circuitos osciladores prácticos de corrimiento de fase: (a) versión a FET; (b) versión a BJT.

Ejemplo 6.2

Se desea diseñar un oscilador de corrimiento de fase, igual al que se muestra en la 6.8a, usando un FET que tiene $g_m = 5000 \mu S$, $r_d = 40 k\Omega$ y un circuito de retroalimentación con un valor de $R = 10 k\Omega$. Seleccione el valor de C para una frecuencia del oscilador de 1×10^3 y una R_D para que $A > 29$ a fin de asegurar la acción de oscilación.

Solución

La ecuación 6.10 se utiliza para encontrar el valor del capacitor. Dado que $f = 1/2\pi RC6^{0.5}$, se puede resolver para C :

$$C = \frac{1}{2\pi R f \sqrt{6}} = \frac{1}{(6.28)(10 \times 10^3)(1 \times 10^3)(2.45)} = 6.5 \text{ nF}$$

Mediante la ecuación 6.13, se resuelve R_L para proporcionar una ganancia de, digamos, $A = 40$ (esto permite una cierta carga entre R_L y la impedancia de entrada de la red de retro-alimentación):

$$R_L = \frac{|A|}{g_m} = \frac{g_m R_L}{5000 \times 10^{-6}} = 8 \text{ k}\Omega$$

Por medio de la ecuación 6.14, resolvemos para $R_D = 10 k\Omega$.

6.2.2 Oscilador corrimiento de fase a transistor

Sí se usa un transistor como elemento activo del amplificador, la salida de la red de retroalimentación se carga por la relativamente baja resistencia de entrada (h_{ie}) del transistor. Por supuesto, podría usarse una etapa de emisor seguidor, seguida de una etapa de emisor común. Sin embargo, si se desea una etapa de un solo transistor, resulta más adecuado el uso de una retroalimentación de voltaje en paralelo (como se muestra en la figura 6.8b). En esta conexión, la señal de retroalimentación se acopla a través de la resistencia de retroalimentación K' en serie con la resistencia de entrada del amplificador (R_i).

El análisis del circuito en ac proporciona la siguiente ecuación para la frecuencia de oscilación resultante:

$$f = \frac{1}{2\pi RC \sqrt{6 + 4(R_L/R)}}$$

(6.15)

Para que la ganancia del lazo sea mayor de la unidad, se encuentra que el requerimiento de la ganancia de corriente del transistor es:

$$h_{fe} > 23 + 29 \frac{R}{R_C} + 4 \frac{R_C}{R} \quad (6.16)$$

Oscilador de corrimiento de fase a CI

Conforme los circuitos CI han llegado a ser más populares, se han adaptado para operar en circuitos osciladores. Sólo se necesita comprar un op-amp para obtener un circuito de amplificador con un ajuste de ganancia estabilizado, e incorporar algún medio de retroalimentación de señal para producir un circuito oscilador. Por ejemplo, en la figura 6.9 se muestra:




Figura 6.9 Oscilador de corrimiento de fase que utiliza un op-amp.

Un oscilador con corrimiento de fase. La salida del op-amp se alimenta a una red RC de tres etapas que proporciona el corrimiento de fase necesario de 180° (con un factor de atenuación de $1/29$). Si el op-amp proporciona una ganancia (que fijan las resistencias R y R_f) mayor que 29, resulta una ganancia de lazo mayor de la unidad y el circuito actúa como un oscilador [la frecuencia del oscilador es dada por la ecuación (6.10)].

6.3 Oscilador senoidal de de puente de Wien.

Un circuito de oscilador práctico usa un op-amp y un circuito puente RC , con la frecuencia del oscilador fijada por los componentes R y C . La figura 6.10 muestra una versión básica de circuito oscilador de puente Wien. Obsérvese la conexión de puente básica. Las resistencias R_1 , R_2 y los condensadores C_1 , C_2 , forman los elementos para fijar la frecuencia, mientras que las resistencias R_3 y R_4 son parte de la trayectoria de retroalimentación. La salida del op-amp se conecta como

entrada al puente en los puntos *a* y *c*. La salida del circuito puente en los puntos *b* y *d* es la entrada al op-amp.




Figura 6.10 Circuito oscilador de puente Wien que utiliza un amplificador op-amp

Despreciando los efectos de carga de las impedancias de entrada y salida del op-amp, análisis de circuito de puente da como resultado

$$\frac{R_3}{R_4} = \frac{R_1}{R_2} + \frac{C_2}{C_1} \quad (6.17)$$

$$f_o = \frac{1}{2\pi \sqrt{R_1 C_1 R_2 C_2}}$$

$$(6.18)$$

Si en particular, los valores son $R_1 = R_2 = R$ y $C_1 = C_2 = C$, la frecuencia de oscilación resultante es

$$f_o = \frac{1}{2\pi RC} \quad (6.19)$$

$$\frac{R_3}{R_4} = 2 \quad (6.20)$$

Por tanto, una relación de R_3 a R_4 mayor que 2 proporcionará suficiente ganancia de lazo para que el circuito oscile a la frecuencia calculada con la ecuación (6.19).

Ejemplo 6.3

Calcule la frecuencia resonante del oscilador de puente Wien de la figura 6.11.




Figura 6.11 Circuito oscilador de puente Wien para el ejemplo 6.3.

Solución

Por medio de la ecuación (6.18) se obtiene.

$$f_o = \frac{1}{2\pi RC} = \frac{1}{2\pi(51 \times 10^3)(0.001 \times 10^{-6})} = 3120.7 \text{ Hz}$$

Diseñe los elementos RC de un oscilador de puente Wien como el mostrado en la figura 6.11, para que opere a $f_o = 10 \text{ kHz}$.

Solución

Usando valores iguales para R y C , podemos seleccionar $R = 100 \text{ k}\Omega$ y calcular el valor requerido de C , con la ecuación (6.19):

$$C = \frac{1}{2\pi f_o R} = \frac{1}{6.28(10 \times 10^3)(100 \times 10^3)} = \frac{10^{-9}}{6.28} = 159 \text{ pF}$$

Podemos usar $R_3 = 300 \text{ k}\Omega$ y $R = 100 \text{ k}\Omega$ para proporcionar una relación R_3 / R_4 mayor de 2 para que suceda la oscilación.

6.4 Oscilador Senoidal Colpitts.

6.4.1 Oscilador Colpitts a FET.

En la figura 6.12 se muestra una versión práctica de un oscilador Colpitts a FET. Se puede encontrar que la frecuencia del oscilador es



(6.21)

$$C_{\text{ecuación}} = \frac{C_1 C_2}{C_1 + C_2}$$

Donde

(6.22)




Figura 6.12 Oscilador Colpitts a FET.

6.4.2 Oscilador colpitts a transistor

Se puede hacer un oscilador Colpitts a transistor como se muestra en la figura 6.13. La frecuencia de oscilación del circuito se obtiene por la ecuación (6.21):




Figura 6.13 Oscilador Colpitts a transistor

6.4.3 Oscilador Colpitts a op-amp.

En la figura 6.14 se muestra un oscilador Colpitts a op-amp. Nuevamente, el op-amp proporciona la amplificación básica necesaria, mientras que la frecuencia del oscilador la fija una red de retroalimentación LC en configuración Colpitts. La frecuencia del oscilador se obtiene por la ecuación (6.21).




Figura 6.14 Oscilador Copitts de op-amp.

6.5 Oscilador senoidal Hartley.




Figura 6.15 Configuración básica de un circuito oscilador resonante.

| Tipos de oscilador | Elementos de reactancia | | |
|--------------------------------------------|-------------------------|-------|-------|
| | X_1 | X_2 | X_3 |
| Oscilador Colpitts | C | C | L |
| Oscilador Hartley | L | L | C |
| Entrada sintonizada, salida sintonizada | LC | LC | — |

Si los elementos del circuito resonante básico de la figura 6.15 son X_1 y X_2 (inductancias), y X_3 (capacitancia), el circuito es un oscilador Hartley.

6.5.1 Oscilador Hartley a FET.

En la figura 6.16 se muestra un circuito oscilador Hartley a FET. El circuito está dibujando para que la red de retroalimentación se apegue a la forma mostrada en el circuito resonante básico (figura 6.15). Obsérvese que las inductancias L_1 y L_2 tienen un acopiamiento mutuo, M , que debe tomarse en cuenta para determinar la inductancia equivalente de circuito tanque resonante. La frecuencia de oscilación aproximada de circuito se obtiene:

$$f_o = \frac{1}{2\pi\sqrt{L_{ec}C}} \quad (6.23)$$

$$L_{ec} = L_1 + L_2 + 2M \quad (6.24)$$

6.5.2 Oscilador Hartley a Transistor.

La figura 6.17 muestra un circuito oscilador Hartley a transistor. El circuito opera a la frecuencia dada por la ecuación (6.23).




Figura 6.16 Oscilador Hartley a FET.




Figura 6.17 Circuito Oscilador Hartley a transistor.

6.6 Oscilador senoidal con cristal de cuarzo.

Un oscilador a cristal es básicamente un oscilador de circuito sintonizado que usa un oscilador de cristal piezoeléctrico como circuito tanque resonante. El cristal (por lo general, de cuarzo) tiene una mayor estabilidad para mantenerse constante a cualquier frecuencia de operación para la cual se haya cortado el cristal original. Los osciladores a cristal se usan cada vez que se requiere gran estabilidad, por ejemplo, en los transmisores y receptores de comunicaciones.

6.6.1 Características de un cristal de cuarzo

Un cristal de cuarzo (de entre un número de tipo de cristal) exhibe la propiedad que cuando se le aplica esfuerzo mecánico a través de las caras del cristal, se desarrolla una diferencia de potencial entre caras opuestas del cristal. A esta propiedad del cristal se le llama *efecto piezoeléctrico*. En forma similar, un voltaje aplicado a través de las caras del cristal causa una distorsión mecánica en la forma del cristal.

Cuando se aplica un voltaje alterno al cristal se producen vibraciones mecánicas, teniendo estas vibraciones una frecuencia resonante natural que depende del cristal. Aunque el cristal tiene una resonancia electromecánica, podemos representar la acción del cristal por un circuito eléctrico resonante equivalente,

como se muestra en la figura 6.18. La inductancia L y la capacitancia C representan los equivalentes eléctricos de la masa y el comportamiento del cristal, mientras que la resistencia R es un equivalente eléctrico de la fricción interna de la estructura del cristal. La capacitancia en paralelo C_M representa la capacitancia debida al montaje mecánico del cristal. Debido a que las pérdidas del cristal, representadas por R , son pequeñas, el Q (factor de calidad) equivalente del cristal es alto, por lo general de 20,000. Se pueden lograr valores de Q de casi 10^6 usando cristales.

El cristal, como se representa en el circuito eléctrico equivalente de la figura 6.18, puede tener dos frecuencias resonantes. Una condición resonante sucede cuando las reactancias de la rama serie RLC son iguales (y opuestas). Para esta condición, la impedancia *resonante en serie* es muy baja (igual a R). La otra condición resonante sucede a una frecuencia más alta, cuando la reactancia de la rama resonante serie es igual a la reactancia del condensador C_M . Esta es una resonancia paralela o condición *antirresonante* del cristal. A dicha frecuencia, el cristal proporciona una impedancia muy alta al circuito externo. En la figura 6.19 se muestra la impedancia del cristal en función de la frecuencia del cristal. Para usar adecuadamente el cristal, debe estar conectado en un circuito que seleccione la baja impedancia en el modo de operación resonante en serie o la alta impedancia en el modo de operación antirresonante.




Figura 6.18 Circuito Eléctrico equivalente de un cristal




Figura 6.19 Impedancia del cristal en función de la frecuencia.

6.6.2 Circuito resonante en serie

Para excitar a un cristal y que entre en operación en el modo resonante en serie, puede estar conectado como un elemento en serie en la trayectoria de retroalimentación. En la frecuencia resonante en serie del cristal, su impedancia es pequeña y la cantidad de retroalimentación (positiva) es la mayor. En la figura 6.20 se muestra un circuito de típico a transistor. Las resistencias R_1 , R_2 y R_E proporcionan un circuito de polarización estabilizado por divisor de voltaje. El capacitor C_E proporciona el desvío en ac de la resistencia de emisor y la bobina RFC proporciona la polarización y desacopla la señal de ac de la salida de las líneas de alimentación. La retroalimentación de voltaje del colector a la base es la máxima cuando la impedancia del cristal es mínima (en el modo resonante en serie). El condensador de acoplamiento C_c tiene una impedancia despreciable a la frecuencia de operación del circuito, pero bloquea la de entre el colector y la base. La frecuencia de oscilación del circuito resultante es fijada, entonces por la frecuencia resonante serie del cristal. Los cambios en el voltaje de alimentación, los parámetros del transistor, etc., no tienen efecto sobre la frecuencia de operación del circuito, la cual se mantiene estable gracias al cristal. La estabilidad de la frecuencia del circuito fija la estabilidad de la frecuencia del cristal, la cual es muy buena.




Figura 6.20 Oscilador controlado por cristal que emplea un cristal en la trayectoria de retroalimentación en serie: (a) circuito a BJT; (b) circuito a FET.

6.6.3 Circuito paralelo resonante

Debido a que la impedancia resonante en paralelo del cristal es un valor máximo, se conecta en paralelo. A la frecuencia de operación resonante en paralelo, un cristal aparece como una reactancia inductiva de un valor muy grande. La figura 6.21 muestra un cristal conectado




Figura 6.21 Oscilador controlado por cristal que opera en modo resonante paralelo.

Como el elemento inductor en un circuito Colpitts modificado. El circuito de polarización básico debe ser evidente. El voltaje máximo se desarrolla a través del cristal a su frecuencia resonante en paralelo. El voltaje se acopla al emisor por un divisor de voltaje de condensadores C_1 y C_2 .

En la figura 6.22 se muestra un *oscilador Miller controlado por cristal*. Un circuito LC sintonizado en la sección del drenaje se ajusta cerca de la frecuencia resonante en paralelo del cristal. La señal compuerta-fuente máxima ocurre a la frecuencia antirresonante del cristal que controla la frecuencia de operación del circuito.




Figura 6.22 Oscilador Miller controlado por cristal.

6.6.4 Oscilador a cristal

Se puede usar un op-amp en un oscilador a cristal, como se muestra en la figura 6.23. El cristal está conectado en la trayectoria resonante serie y opera a la frecuencia resonante serie del cristal. El circuito presente tiene una alta ganancia, por lo que da como resultado una señal cuadrada en la salida, como se muestra en la

figura. El par de diodos Zener en la salida ajustan la amplitud de la salida exactamente al voltaje Zener (V_Z).




Figura 6.23 Oscilador de cristal que utiliza un op-amp.


UNIDAD VII

ACONDICIONAMIENTO DE SEÑALES.

7.1 Aspectos generales.

7.1.1 Como diseñar un circuito acondicionador de señal

El circuito de la figura 7.1(a) también se puede considerar como un medio para diseñar un circuito acondicionador de señal (CAS), útil en una aplicación de microcontrolador y que se comporta de acuerdo con la ecuación de una línea recta, $y = mx + b$ (para este efecto, el circuito anterior se ha redibujado en la figura 7.2). Esta ecuación se presenta con frecuencia cuando se diseñan los CAS. Compare la ecuación $y = mx + b$ con el circuito de la figura 7.1: y corresponde al voltaje de salida, V_o , x es el voltaje de la señal de entrada, E_i , corresponde a la ganancia del circuito, R_f/R_i y b es R_f/R_2 veces E_{cd} . Por lo tanto, si en la aplicación que le interesa a usted se utiliza un sensor que produce una señal de entrada, medida respecto a la tierra, y que hay que amplificar y desviar, entonces lo que se puede utilizar es un CAS similar al de la figura 7.2. (Nota: En el caso de algunos sensores se genera una salida diferencial, por lo que para estos dispositivos se necesita un CAS capaz de medir voltajes diferenciales. Para diseñar una unidad de CAS es necesario obtener la ecuación del circuito. Esta ecuación se obtiene tomando en cuenta lo que usted recibe, las condiciones de salida del sensor, y después transformando lo anterior en lo que usted desea, es decir, las condiciones de entrada del convertidor A/D del microcontrolador. Estudiemos este aspecto.



(a) Circuito para sumar una desviación de voltaje cd E_{cd} a un voltaje de señal de ca E_{ca} .




FIGURA 7.1 E_{ca} se transmite con una ganancia de -1 . Si E_{cd} es positivo, el valor promedio (cd) de V_o se vuelve negativo con el mismo valor.

Planteamiento del problema. Diseñar un circuito acondicionador de señal que sirva para conectar un sensor de temperatura y el convertidor A/D de un microcontrolador. El margen de temperatura que se va a medir está comprendido entre 0 y 50°C ; el margen del convertidor A/D está entre 0 y 5 V . Se desea que la salida del CAS sea lineal, es decir, que cuando la temperatura medida por el sensor es de 0°C , la salida del CAS será de 0 V ; cuando el sensor mide 10°C , la salida del CAS será de 1 V ; y así sucesivamente hasta llegar a los 50°C , en cuyo caso la salida del CAS es de 5 V .




FIGURA 7.2 El sumador inversor se diseña de manera que satisfaga las exigencias la ecuación de una línea recta: $y = mx + b$.

Solución. Si bien nuestro objetivo es diseñar el CAS, que es un circuito de amplificador operacional, el punto de partida es el sensor y su ecuación correspondiente, dado que la salida del sensor es la entrada del CAS. Por lo tanto, una vez elegido el sensor, éste representa el elemento con el que *toca a uno* trabajar; en tanto que el elemento con el que *uno desea* trabajar es una salida en el CAS que quepa dentro del margen del convertidor A/D del microcontrolador. En consecuencia el diseño del CAS representa una especie de cuña entre aquello con lo que le *toca a usted* trabajar y aquello con lo que *usted desea* trabajar. Empezaremos por examinar un tipo de sensor de temperatura y cómo obtener su ecuación respectiva.

Introducción al sensor de temperatura. Para esta aplicación utilizaremos el LM335, un sensor de temperatura de estado sólido que pertenece a una familia de dispositivo que posee una sensibilidad de 10 mV/°K. Se usa en el caso de aplicaciones en las que se necesita medir temperaturas comprendidas entre -10 y 100°C; su diseño es similar al Zener de dos terminales. El estilo de encapsulado y el modelo se muestran en la figura 7.3(a) y (b), respectivamente. Este dispositivo puede funcionar por encima de un rango de corriente comprendido entre 400 y 5 µA. En la hoja de datos correspondiente al LM335 se observa que la sensibilidad del dispositivo es de 10 mV/°K. Sin embargo, en el caso de nuestra aplicación lo que deseamos es medir grados Celsius. La relación que existe entre grados Kelvin y grados Celsius es la siguiente: una elevación de 1 grado en la escala de Kelvin es igual a una elevación de 1 grado en la escala de Celsius y el punto de congelación del agua es de 0°C, y equivale a 273°K.

La ecuación que representa al sensor. En la figura 7.3(c) se muestra una gráfica del voltaje de salida del LM335 en función de la temperatura. La pendiente de la línea equivale a la sensibilidad del dispositivo: 10 mV/°K. Por lo tanto, el voltaje de salida expresado en °K es el siguiente:

$$V_T = (10 \text{ mV/}^\circ\text{K}) (T_{\text{ent}}^\circ\text{K}) \quad (7.1)$$

En la cual T es la temperatura en °K. A 273 °K (0°C), el voltaje de salida del sensor es:

$$V_T = (10 \text{ mV/}^\circ\text{K}) (273^\circ\text{K}) = 2.73 \text{ V}$$

Como se puede observar en la figura 7.3(c).





FIGURA 7.3 LM335: (a) tipo en encapsulado, (b) modelo y (c) gráfica del voltaje en función de las características de temperatura.

Ahora es posible expresar el voltaje de salida del sensor en grados Celsius como en la siguiente ecuación:

$$V_T = (10 \text{ mV}/^\circ\text{C}) (T_{\text{ent}}^\circ\text{C}) + 2.73 \text{ V} \quad (7.2)$$

En donde T es la temperatura expresada en grados Celsius. En el caso de nuestra aplicación, a 0°C $V_T = 2.73 \text{ V}$ y a 50°C $V_T = 3.23 \text{ V}$. Éste es el margen del voltaje de entrada correspondiente al CAS. El margen de salida del CAS viene a ser el margen de entrada del convertidor A/D, el cual está comprendido entre 0 y 5 V. En la figura 7.4 se muestra un diagrama de bloques de este sistema de adquisición de datos para medición de temperatura.

La ecuación que describe el comportamiento del SCC. Con base en la información de que disponemos sobre el sensor y el convertidor A/D, se grafican las características de entrada/salida del CAS. En la figura 7.4 se muestra esta gráfica. Los valores de salida del CAS se grafican en el eje y . Hay que tener presente que estos valores corresponden al margen de voltaje del convertidor A/D de -0 a 5 V. Los valores de entrada del CAS se grafican en el eje x . Estos valores son los del margen de voltaje del sensor -2.73 V a 3.23 V, en el caso de esta aplicación.

La pendiente de la recta es:

$$m = \frac{(5 - 0)\text{V}}{(3.23 - 2.73)\text{V}} = 10 = \frac{\Delta V_o}{\Delta V_T} \quad (7.3)$$




FIGURA 7.4 Diagrama en bloques del sistema para medición de temperatura y las características de salida-entrada deseadas para el CAS.

Este valor de 10 es la ganancia por la que hay que multiplicar V_T . La desviación de cd se encuentra con sólo elegir un punto de la línea y sustituirlo en la ecuación de una línea recta: $y = mx + b$. Después de elegir un par de coordenadas (2.73, 0) obtenemos:

$$0 = (10)(2.73) + b$$

Resolviendo la ecuación para b se obtiene:

$$b = -27.3 \text{ V}$$

Por lo tanto, la ecuación del voltaje de salida del CAS es:

$$V_o = (10)(V_T) - 27.3 \text{ V} \quad (7.4)$$

Nota: Si bien la desviación de cd es de -27.3 V , el voltaje de salida, V_o , nunca toma este valor puesto que el margen de V_T está comprendido entre 2.73 y 3.23 V. Este margen de V_T limita el valor de V_o de 0 a 5 V.

Diseño del circuito acondicionador de señal. Una vez obtenida la ecuación del CAS, expresada en la forma $y = mx + b$, ahora deseamos un circuito en el que la ganancia de 10 y la desviación de -27.3 V se definan de manera independiente. La solución no está en un sumador no inversor puesto que en éste la ganancia y la

desviación no se pueden definir de manera independiente. Lo que se necesita es un amplificador operacional como el que se muestra en la figura 7.5: un amplificador inversor con ganancia de -1 seguido por un sumador inversor. La ecuación general del voltaje de salida del sumador es:

$$V_o = -(R_f/R_1) (-V_T) - (R_f/R_2) E_{cd} \quad (7.5a)$$

$$y = m x + b$$

o bien:

$$V_o = -(R_f/R_1) V_T - (R_f/R_2) E_{cd} \quad (7.5b)$$

Con base en la correspondencia de los coeficientes de V_T en la ecuación (7.4) y en la ecuación (7.5b) se obtiene:

$$\frac{R_f}{R_1} = 10$$

Si se elige $R_1 = 10 \text{ k}\Omega$, entonces $R_f = 100 \text{ k}\Omega$. Correlacionando los términos correspondientes a la desviación de cd de la ecuación (7.4) y los de la ecuación (7.5b) se obtiene:

$$\frac{-R_f}{R_2} E_{cd} = -27.3 \text{ V}$$

Supongamos que se conecta E_{cd} a la fuente de +15 V. Dado que $R_f = 100 \text{ k}\Omega$, entonces $R_2 = 54.9 \text{ k}\Omega$. Observe que E_{cd} es un voltaje positivo y que V_T es un voltaje negativo que está a la entrada del sumador inversor. Dado que el LM335 genera un voltaje positivo, V_r , el amplificador inversor con ganancia de -1 se utiliza para generar $-V_r$, como se muestra en el circuito ya completo de la figura 7.5.




FIGURA 7.5 Diseño del CAS acorde al sistema de medición de temperatura de la figura 7.4. El CAS sirve como interfaz entre el sensor y el microcontrolador.

7.2 Amplificadores de instrumentación, ajuste de la ganancia.

7.2.1 Funcionamiento del circuito

El amplificador de instrumentación es uno de los amplificadores más útiles, precisos y versátiles de que se dispone en la actualidad. Todas las unidades de adquisición de datos cuentan por lo menos con uno. Está formado por tres amplificadores operacionales y siete resistencias, como se aprecia en la figura 7.6. El amplificador operacional A_3 y sus cuatro resistencias iguales R constituyen un amplificador diferencial con una ganancia de 1. Únicamente el valor de las resistencias de A_3 es lo que debe ser igual. La resistencia marcada con prima, R' , es variable con objeto de balancear voltajes de modo común que estuvieran presentes. Para definir la ganancia de acuerdo con la ecuación (7.6), y que por comodidad se repite a continuación, se utiliza sólo una resistencia, aR .

$$\frac{V_o}{E_1 - E_2} = 1 + \frac{2}{a} \quad (7.6)$$

En donde $a = aR/R$.

E_1 se aplica a la entrada (+) y E_2 a la entrada (-). V_o es proporcional a la diferencia entre los voltajes de entrada. El siguiente es un resumen de las características del amplificador de instrumentación.




Figura 7.6 Amplificador de instrumentación.

1. La ganancia de voltaje, desde la entrada diferencial ($E_1 - E_2$) a la salida simple, se define por medio de una sola resistencia.

2. La resistencia de entrada de las dos entradas; es muy alta y no cambia aunque se varíe la ganancia.

3. V_o . No depende del voltaje común de E_1 y E_2 (voltaje de modo común), sólo de su diferencia.

Ejemplo 7.1

En la figura 7.6, $R = 25 \text{ k}\Omega$ y $aR = 50 \text{ }\Omega$. Calcule la ganancia de voltaje.

Solución De la ecuación (7.6):

$$\frac{aR}{R} = \frac{50}{25,000} = \frac{1}{500} = a$$
$$\frac{V_o}{E_1 - E_2} = 1 + \frac{2}{a} = 1 + \frac{2}{1/500} = 1 + (2 \times 500) = 1001$$

Ejemplo 7.2

Si en la figura 7.6 se elimina aR , de manera que $aR = \infty$, ¿cuál es la ganancia en voltaje?

Solución $a = \infty$, por lo tanto,

$$\frac{V_o}{E_1 - E_2} = 1 + \frac{2}{\infty} = 1$$

Ejemplo 7.3

En la figura 7.6 se aplican a las entradas los siguientes voltajes. Las polaridades de éstos se dan respecto a tierra. Suponiendo una ganancia de 1001 del ejemplo 3, calcule V_o para: (a) $E_1 = 5.001 \text{ V}$ y $E_2 = 5.002 \text{ V}$; (b) $E_1 = 5.0001 \text{ V}$ y $E_2 = 5.000 \text{ V}$; (c) $E_1 = -1.001 \text{ V}$, $E_2 = -1.002 \text{ V}$.

Solución (a)

$$V_o = 1001(E_1 - E_2) = 1001(5.001 - 5.002) \text{ V}$$
$$= 1001(-0.001) \text{ V} = -1.001 \text{ V}$$


$$(b) V_o = 1001(5.001 - 5.000) \text{ V} = 1001(0.001) \text{ V} = 1.001 \text{ V}$$

$$(c) V_o = 1001[-1.001 - (-1.002)] \text{ V} = 1001(0.001) \text{ V} = 1.001 \text{ V}$$


7.2.2 Voltaje de salida respecto a una referencia

En algunas aplicaciones de acondicionamiento de señal, el objetivo es obtener el voltaje de salida a un nivel de referencia que no sea el de 0 V. Por ejemplo, hay casos en los que se desea ubicar una plumilla en un graficador o el trazo en un

osciloscopio enviando una señal desde un control con un amplificador de instrumentación. Para ello, basta con añadir un voltaje de referencia en serie con una resistencia del amplificador diferencial básico. Suponga que el valor de E_1 y E_2 se define como 0 V en la figura 7.6(a). Las salidas de A_1 y A_2 son iguales a 0 V . Por lo tanto, es posible mostrar las entradas del amplificador diferencial, A_3 como 0 V , en la figura 7.7(a).



(a) El amplificador operacional 3 del AI de la figura 8-6 tiene la terminal "conectada normalmente a tierra" y está disponible en el encapsulado: a la nueva terminal se la denomina "terminal de referencia", R .



(b) El voltaje de referencia en (a) debe tener prácticamente muy baja impedancia de salida; el problema se resuelve con un amplificador operacional de acoplamiento.

FIGURA 7.7 El voltaje de salida de un amplificador de instrumentación (AI) puede ser sobre un nivel de voltaje determinado, al conectar el nivel de voltaje deseado (+ o -) a la terminal de referencia.

Se aplica un nivel de voltaje o un voltaje de referencia, V_{ref} , en serie con la terminal de referencia R . V_{ref} se divide en 2 y se aplica a la entrada (+) del amplificador operacional A_3 . En estas condiciones, el amplificador no inversor produce una ganancia de 2, por lo que V_o resulta igual a V_{ref} . Ahora ya puede ajustarse V_o en cualquier valor de voltaje de referencia mediante el ajuste de V_{ref} . En la práctica, V_{ref} es la salida del circuito seguidor de voltaje mostrado en la figura 7.7(b).

7.3 Cambio del nivel de referencia, tanto positivo como negativo.


Circuitos de zona muerta

7.3.1 Introducción


Mediante los circuitos comparadores es posible saber *si* una señal se encuentra por abajo o por arriba de un voltaje de referencia determinado. En contraste con el comparador, el circuito de zona muerta permite saber *en cuánto* se encuentra la señal por debajo o por arriba del voltaje de referencia.

7.3.2 Circuito de zona muerta con salida negativa


Para empezar a analizar el circuito de zona muerta, observaremos el circuito de la figura 7.8. Por medio de una fuente regulada de voltaje $+V$ adecuada y una resistencia mR se fija el voltaje de referencia V_{ref} . Éste se calcula a partir de la ecuación $V_{ref} = +V/m$. Como se mostrará, el valor *negativo* de V_{ref} , $-V_{ref}$, es el que define la zona muerta. En la figura 7.8(a), la corriente está definida por $+V$ y por la resistencia mR de acuerdo con la expresión: $I = +V/mR$. El diodo D_N conduce siempre que los valores de E_i , sean positivos, y fija V_{OA} y V_{OB} a un valor de $0V$. Por lo tanto, se impide así que todas las entradas positivas afecten la salida. Para obtener una salida en V_{OA} , E_i debe ser negativo, como se muestra en la figura 7.8(b). El diodo D_P conduce siempre que la corriente de la malla E_i/R a través de E_i exceda el valor de la corriente de malla V/mR a través de la resistencia mR .



(a) $V_{ref} = +V/m$; el valor de V_{OA} y V_{OB} es 0 para todos los valores positivos de E_i y para todos los valores negativos de E_i que estén por encima (o sean más positivos que) $-V_{ref}$



(b) Cuando E_i es negativo y está por debajo de $-V_{ref}$, V_{OA} se vuelve positivo hasta alcanzar el valor $-(E_i + V_{ref})$ y V_{OB} se vuelve negativo hasta alcanzar el valor $E_i + V_{ref}$.



(c) Formas de onda de (a) y (b).

FIGURA 7.8 La salida V_{OB} del circuito de zona muerta elimina todas las porciones de la señal que estén por encima de $-V_{ref}$ cuando $V_{ref} = +V/m$.

El valor de E_i necesario para activar D_P en la figura 7.8(b) es igual a $-V_{ref}$. A esta conclusión se llega igualando las ecuaciones:

$$-\frac{E_i}{R} = \frac{+V}{mR}$$

Y resolviendo para E_i

$$E_i = -\frac{+V}{m} = -V_{ref} \quad (7.7a)$$

En donde

$$V_{ref} = \frac{+V}{m} \quad (7.7b)$$

Es decir, todos los valores de E_i mayores que $-V_{ref}$ quedan en una zona muerta en la que no serán transmitidos [véase la figura 7.8(c)]. El valor de las salidas V_{OA} y V_{OB} será cero.

Cuando E_i es inferior a V_{ref} , se añaden E_i y V_{ref} y su suma se invierte en la salida V_{OA} . El amplificador operacional B vuelve a invertir V_{OA} . Por lo tanto, V_{OB} sólo tiene una salida cuando E_i es menor que V_{ref} . V_{OB} permite saber por cuántos volts E_i es menor que V_{ref} .

El funcionamiento de este circuito se resume en las formas de onda de la figura 7.8(c) y se ilustra mediante un ejemplo.


Ejemplo 7.4

En el circuito de la figura 7.8, $+V = +15V$, $mR = 30 K\Omega$, de manera que $m = 3$, Calcular: (a) V_{ref} ; (b) V_{OA} cuando $E_i = -10V$; (c) V_{OB} cuando $E_i = -10 V$.


Solución: (a) Con base en la ecuación (7.7b), $V_{ref} = +15 V / 3 = 5 V$. (b) Con base en la ecuación (7.7a), V_{OA} y V_{OB} serán iguales a cero cuando los valores de E_i sean mayores que $-V_{ref} = -5 V$. Por tanto, $V_{OA} = -E_i - V_{ref} = -(-10V)-5V = +5 V$. (c) el amplificador operacional B invierte la salida V_{OA} de manera $V_{OB} = -5 V$. Así la salida V_{OB} permitirá saber por cuanto E_i rebasa a $-V_{ref}$. Todas las señales de entrada que están por arriba de $-V_{ref}$ caen dentro de una zona muerta y se eliminan de la salida.

7.3.3 Circuito de zona muerta con salida positiva

Si se invierten los diodos de la figura 7.8, lo que se obtiene es un circuito de zona muerta con salida positiva, como se aprecia en la figura 7.9. Para calcular el voltaje de referencia se utiliza la ecuación (7.7b): $V_{ref} = -15 V / 3 = -5 V$. Siempre que E_i rebasa el valor de $-V_{ref} = -(-5 V) = +5 V$, la salida V_{OB} permite saber por cuánto E_i excede el valor $-V_{ref}$. Existe una zona muerta cuando hay valores de E_i inferiores a $-V_{ref}$.



(a) La corriente fluye a través de D_P sólo cuando E_i está por encima de $-V_{ref}$ o $+5$ V.



(b) Formas de onda del circuito de zona muerta, salida positiva.

FIGURA 7.9 Circuito de zona muerta, salida positiva.






FIGURA 7.10 Las salidas V_{OA} de las figuras 7.8 y 7.9 se combinan mediante un sumador inversor para obtener así el circuito de zona muerta, con salida bipolar.



(a) Añadiendo una resistencia R_C al circuito de zona muerta de la figura 7-17 se obtiene un recortador de precisión.



(b) Formas de onda del recortador de precisión.

Figura 7.11 Para construir un reportador de precisión se combina un circuito de zona muerta bipolar y una resistencia R_C .

7.3.4 Circuito de zona muerta y salida bipolar

En las figuras 7.10 y 7.11 se muestra y explica cómo combinar los circuitos de zona muerta con salida positiva y negativa. Las salidas V_{OA} de las figuras 7.8 y 7.9 se conectan a un su mador inversor. La salida del sumador V_{OB} permite saber en cuánto E_i excede a un voltaje de referencia positivo y qué tanto de E_i está por debajo de un voltaje de referencia negativo.


7.4 Limitadores de picos.

Además de servir para rectificar de manera precisa una señal, diodos y amplificadores operacionales se conectan para construir circuitos detectores de pico. Este tipo de circuito sigue los picos de voltaje de una señal y almacena en un capacitor el valor máximo que se haya alcanzado (durante un tiempo casi indefinido). Cuando llega una señal pico mayor, se almacena este nuevo valor. El voltaje de pico más elevado se almacena hasta que se produce la descarga del capacitor por medio de un interruptor mecánico o electrónico. A este circuito detector de pico también se le conoce como circuito *seguidor y retenedor* o *seguidor de pico*. Veremos también que al invertir dos diodos en este circuito se obtiene en vez de un seguidor de pico, un *seguidor de valle*.


7.4.1 Seguidor y retenedor de pico positivo

En la figura 7.12 se muestra el circuito de un seguidor y retenedor de pico. Consta de dos amplificadores operacionales, dos diodos, una resistencia, un capacitor de retención y un interruptor de reinicio. El amplificador operacional *A* es un rectificador de media onda de precisión, que carga a *C* sólo cuando el voltaje de entrada, E_i , excede al voltaje del capacitor, V_c . El amplificador operacional *B* es un seguidor de voltaje cuya señal de salida es igual a V_c . La alta impedancia de entrada del seguidor no permite que el capacitor se descargue de manera apreciable.

Para analizar el funcionamiento del circuito empezaremos con la figura 7.12(a). Cuando E_i excede a V_c , se polariza directamente el diodo D_p para cargar al capacitor de retención *C*. Mientras E_i sea mayor que V_c , el valor de la carga de *C* se aproxima a E_i . Por lo tanto, V_c sigue a E_i en tanto E_i sea mayor que V_c . Cuando E_i desciende por debajo de V_c , el diodo D_N



(a) Cuando E_i excede a V_c , *C* se carga hacia el valor de E_i a través de D_p .



(b) Cuando E_i es menor que V_C , C mantiene su voltaje al valor previo de E_i más alto.

FIGURA 7.12 Circuito seguidor de picos positivos y retenedor o detector de pico. Los amplificadores operacionales utilizados son del tipo BiFET (también se puede utilizar el OP-77 para la mayoría de las aplicaciones).

Se comporta como se muestra en la figura 7.12(b). Se desactiva el diodo D_P y desconecta a C de la salida del amplificador operacional A . El diodo D_P debe ser del tipo de fuga baja, pues de lo contrario el voltaje del capacitor se descargará (caída). Para reducir al mínimo la caída, es necesario que el amplificador operacional B requiera corrientes de polarización pequeñas. Por ello, es necesario que el amplificador operacional B sea del tipo Metal-óxido Semiconductor de óxido metálico (MOS) o un amplificador operacional del tipo de efecto de campo bipolar (BiFET).

En la figura 7.13 se muestra un ejemplo de las formas de onda de voltaje de un seguidor y retenedor de pico positivo. Para reiniciar el voltaje del capacitor de retención a cero hay que conectar una trayectoria de descarga con una resistencia de $2 \text{ k}\Omega$.






Figura 7.13 formas de las ondas correspondientes al detector positivo de la figura 7.12(a).

7.4.2 Seguidor y retenedor de pico negativo

Cuando se desea retener el voltaje más bajo o más negativo de una señal, se invierten los dos diodos de la figura 7.12. En el caso de señales de entrada bipolares o negativas, V_O almacenará el voltaje que tenga el valor más negativo. Si se desea monitorear un voltaje positivo y captar cualquier transitorio negativo de corta duración, basta con conectar V_C al voltaje positivo que se va a monitorear; de esta manera se carga C con un voltaje positivo igual. Por otra parte, cuando el voltaje monitoreado desciende y se recupera, V_C imitará la caída y guardará el valor más bajo.

7.5 Multiplexores analógicos.

Cuando se tienen que convertir las entradas analógicas de varias fuentes, se puede usar una técnica de multiplexaje, de modo que se pueda compartir el tiempo de un ADC. El esquema básico se ilustra en la figura 7.14 para un sistema de adquisición de cuatro canales. El interruptor rotativo S se usa para conectar cada señal analógica a la entrada del ADC, una a la vez en secuencia. La circuitería de control verifica la posición del interruptor de acuerdo con los bits de *selección de dirección*, A_1, A_0 , del contador MOD-4. Por ejemplo, con $A_1 A_0 = 00$, el interruptor conecta V_{A0} a la entrada del ADC, $A_1 A_0 = 01$ conecta V_{A1} a la entrada del ADC, etcétera. Cada canal de entrada tiene un código de dirección específico que, cuando está presente, conecta ese canal al ADC.




Figura 7.14 Conversión de cuatro entradas analógicas mediante multiplexaje a través de un ADC.

La operación procede de la siguiente manera:

1. Con selección de dirección = 00, V_{A0} se conecta a la entrada del ADC.
2. El circuito de control genera un pulso de INICIO para comenzar la conversión de V_{A0} a su equivalente digital.
3. Cuando se completa la conversión, FDC indica que los datos de salida del ADC están listos. Comúnmente, estos datos se transferirán a una computadora sobre un bus de datos.
4. El reloj de multiplexaje incrementa la selección de dirección a 01, lo cual conecta V_{A1} al ADC.
5. Los escalones 2 y 3 se repiten ahora con el equivalente digital de V_{A1} presente en las salidas del ADC.
6. El reloj de multiplexaje incrementa la selección de dirección a 10 y V_{A2} se conecta al ADC.
7. Los escalones 2 y 3 se repiten ahora con el equivalente digital de V_{A2} presente en las salidas del ADC.
8. El reloj de multiplexaje incrementa la selección de dirección a 11 y V_{A3} se conecta al ADC.
9. Los escalones 2 y 3 se repiten ahora con el equivalente digital de V_{A3} presente en las salidas del ADC.

El reloj de multiplexaje controla la frecuencia a la cual las señales analógicas se conmutan en secuencia hacia el ADC. La frecuencia máxima es determinada por el tiempo de retardo de los interruptores y por el tiempo de conversión del ADC. El tiempo de retardo del interruptor se puede minimizar usando interruptores semiconductores, como el interruptor bilateral CMOS. Quizá sea necesario conectar un circuito de muestreo y retención en la entrada del ADC si las entradas analógicas cambian de manera significativa durante el tiempo de conversión del ADC.

Muchos circuitos integrados ADC contienen la circuitería de multiplexaje en el mismo chip como el ADC. El ADC0808, por ejemplo, puede multiplexar ocho entradas analógicas diferentes en un ADC. Utiliza un código de entrada de SELECT de tres bits para determinar qué entrada analógica se conecta al ADC.

7.6 Muestreo - retención.

Cuando un voltaje analógico se conecta de manera directa a la entrada de un ADC, el proceso de conversión se puede afectar de manera negativa si el voltaje analógico cambia durante el tiempo de la conversión. La estabilidad del proceso de conversión se puede mejorar usando un circuito de muestreo y retención para mantener constante el voltaje analógico mientras se lleva a cabo la conversión A/D. En la figura 7.15 se muestra un diagrama simplificado de un circuito de muestreo y retención (S/H).

El circuito S/H contiene un amplificador búfer de ganancia unitaria A_1 que presenta una alta impedancia a la señal analógica y tiene baja impedancia de salida para cargar rápidamente el capacitor de retención, C_h . El capacitor se conectará a la salida de A_1 cuando el interruptor controlado de manera digital esté cerrado. A esto se le llama operación de *muestreo*. El interruptor estará cerrado el tiempo suficiente para que C_h cargue el valor de la corriente en la entrada analógica. Por ejemplo, si el interruptor está cerrado en el tiempo t_0 , la salida A_1 cargará rápidamente C_h hasta un voltaje V_0 . Cuando el interruptor se abra C_h retendrá este voltaje, de modo que la salida de A_2 aplicará este voltaje al ADC. El amplificador búfer de ganancia unitaria A_2 presenta una alta impedancia de entrada que no descargará el voltaje del capacitor de manera significativa durante el tiempo de conversión del ADC, y por lo tanto el ADC, en esencia, recibirá un voltaje de entrada de corriente directa V_0 .

En un sistema de adquisición de datos controlado por computadora, como el que se analizó antes, el interruptor de muestreo y retención sería controlado por una señal digital de la computadora. La señal de la computadora cerraría el interruptor para C_h con un nuevo muestreo del voltaje analógico; la cantidad de tiempo que el interruptor tendría que permanecer cerrado se llama **tiempo de adquisición** y depende del valor de C_h y de las características del circuito S/H. El LF198 es un circuito S/H que tiene un tiempo de adquisición típico de $4 \mu\text{s}$ para $C_h = 1000 \text{ pF}$ y $20 \mu\text{s}$ para $C_h = 0.01 \mu\text{F}$. Entonces la señal de la computadora abrirá el interruptor

para permitir que C_h retenga su valor y proporcione un voltaje analógico relativamente constante en la salida A_2 . Por ejemplo, con el LF198 el voltaje del capacitor comúnmente se descargará a razón de sólo 30 mV por segundo para un capacitor de 1000 pF.




Figura 7.15 Diagrama simplificado de un circuito de Muestreo y retención.

7.7 Aislamiento y protección.

Sistema de seguridad y vigilancia

Considere el caso de un sistema de seguridad y vigilancia en una planta industrial donde se debe vigilar el estado abierto-cerrado de muchas puertas de acceso. Cada puerta controla el estado de un interruptor, y es necesario visualizar el estado de cada interruptor mediante los LEDs que están montados en un monitor de transmisión remota en la estación del guardia de seguridad. Una forma de llevar a cabo esto sería tender una señal separada desde cada interruptor de puerta a un LED en el panel de monitoreo. Esto requeriría tender muchos cables en una distancia grande. Un planteamiento mejor que reduciría la cantidad de alambrado hacia el panel de monitoreo consiste en usar una combinación multiplexor-demultiplexor. En la figura 7.18 se muestra un sistema que puede manejar ocho puertas, pero la idea básica se puede expandir a cualquier número de puertas.




FIGURA 7.16 (a) El decodificador 74ALS138 puede operar como un demultiplexor con E_1 usado como la entrada de datos, (b) Formas de onda comunes para un código de SELECT de $A_2A_1A_0 = 000$ que muestran que O_0 es idéntica a la entrada de datos /en E_1 .




FIGURA 7.17 Un demultiplexor de reloj transmite la señal de reloj a un destino determinado por las entradas de SELECT de código.




FIGURA 7.18 Sistema de vigilancia y seguridad.

Ejemplo 7.5

Examine con cuidado la figura 7.18, y describa la operación completa del circuito.

Solución

Los interruptores de las ocho puertas son las entradas de datos para el MUX; éstas producen un nivel ALTO cuando la puerta se abre, y un BAJA cuando se cierra. El contador MOD-8 proporciona las entradas seleccionadas para el MUX y también para el DEMUX en el panel de monitoreo remoto. Cada salida del DEMUX está conectada a un LED indicador que estará iluminado cuando la salida sea BAJA. Los pulsos de reloj aplicados al contador causarán que las entradas de SELECT pasen por la secuencia de todos los estados posibles de 000 a 111. En cada número del contador, el estado del interruptor correspondiente a la puerta con el mismo

número lo invertirá el MUX y pasará a la salida Z. De allí será transmitida a la entrada del DEMUX, el cual la enviará a la salida correspondiente al mismo número. Por ejemplo, digamos que el contador está en el conteo de 110 (6). Mientras el contador está en ese estado, se puede decir que la puerta 6 está cerrada. El nivel BAJO en 7_6 pasará por el MUX y se invertirá para producir un ALTO en Z. Este ALTO pasará por el DEMUX hacia la salida O_6 de modo que el LED 6 estará apagado, lo que indica que la puerta 6 está cerrada. Ahora supongamos que la puerta 6 está abierta. Aparecerá un nivel BAJO en Z y O_6 de modo que el LED 6 estará iluminado para señalar que la puerta 6 está abierta. Por supuesto, todos los otros LEDs estarán apagados durante este tiempo porque O_6 es la única salida activa.

A medida que el contador se sincroniza a través de sus ocho estados de 000 a 111, los LEDs indicarán secuencialmente el estado de las ocho puertas. Si todas las puertas están cerradas, ninguno de los LEDs estará iluminado aun cuando se seleccione la salida correspondiente del DEMUX. Si se abre una puerta, su LED se iluminará sólo durante el intervalo que el contador esté en el conteo apropiado; permanecerá apagado en todos los otros conteos. Así, el LED destellará, iluminándose y apagándose, si se abre su puerta. La velocidad de destello se puede ajustar cambiando la frecuencia del reloj.

Note que sólo hay cuatro líneas de señal que van de la circuitería de "detección de la puerta" al panel de monitoreo remoto: la salida Z y las tres líneas seleccionadas. Esto representa un ahorro de cuatro líneas en comparación con la alternativa de tener una línea por puerta. La combinación MUX-DEMUX se usa para transmitir el estado de cada puerta a su LED, uno a la vez (en serie) en vez de todos al mismo tiempo (en paralelo).


7.8 Convertidores V/F y I/V.

7.8.1 Convertidor de voltaje a frecuencia


Hay dos maneras de cambiar o modular la frecuencia de oscilación del circuito la figura 6-8. En la ecuación (7.8) podemos notar que la frecuencia es directamente proporcional al voltaje E_i e inversamente proporcional a V_{ref} . Las ventajas y desventajas de los métodos anteriores se observarán con un ejemplo.

Este tipo de modulación de frecuencia que emplea V_{ref} tiene dos desventajas por lo que se refiere al control de la frecuencia mediante E_i . La primera es que la relación que existe entre el voltaje de entrada V_{ref} y la frecuencia de salida *no* es lineal. La segunda es que el voltaje de salida pico de la onda diente de sierra no es constante, ya que varía directamente con V_{ref} .


$$f = \left(\frac{1}{R_i C} \right) \frac{E_i}{V_{ref}} \quad (7.8)$$



(a) Circuito generador de onda diente de sierra.



(b) Salida de onda diente de sierra $V_{o\ ramp}$ y salida del comparador.



(c) Detalles para el diseño o análisis de la onda diente de sierra.

Figura 7.19 El circuito generador de onda diente de sierra de (a) tiene las formas de onda mostradas en (b) y (c). La frecuencia de oscilación es de 100 Hz. O $f = (1/R_i C)(E_i/V_{ref})$.

7.8.2 Medición de corriente de cortocircuito y conversión de corriente a voltaje

Introducción


Los transductores, como es el caso de los fonocaptadores de los micrófonos y las celdas solares, convierten cierta cantidad física en señales eléctricas. Para facilitar el diseño, los transductores se modelan de acuerdo con un generador de señal como el de la figura 7.20(a). Con frecuencia, es deseable medir la corriente máxima de salida en condiciones de cortocircuito; es decir, realizar un cortocircuito mediante las terminales de salida y medir la corriente a través del mismo. Esta técnica es adecuada para fuentes de señal con resistencias internas muy altas. Por ejemplo, en la figura 7.20(a), la corriente de cortocircuito, I_{SC} , debe ser $2.5 \text{ V} / 50 \text{ k}\Omega = 50 \mu\text{A}$. Sin embargo, al colocar un microamperímetro en las terminales de salida del generador no hay cortocircuito, sino una resistencia de 5000Ω . La lectura del medidor será:

$$\frac{2.5 \text{ V}}{50 \text{ k}\Omega + 5 \text{ k}\Omega} \cong 45 \mu\text{A}$$


Las fuentes de alta resistencia se modelan mejor por medio de un circuito equivalente, Norton. Este modelo es sólo para la corriente en cortocircuito ideal, I_{SC} , en paralelo con su propia resistencia interna, como en el caso de la figura 7.20(b). En esta figura se muestra la manera como I_{sc} se reparte entre su resistencia interna y la resistencia del medidor. Para eliminar esta división se utilizará el amplificador operacional.

Uso del amplificador operacional para medir corriente de cortocircuito


En el circuito del amplificador operacional de la figura 7.20(c) se coloca de manera efectiva un cortocircuito alrededor de la fuente de corriente. La entrada (—) está a tierra virtual debido a que la diferencia de voltaje en la entrada es de 0 V. La fuente de corriente ve el potencial de tierra en ambas terminales o el equivalente de un cortocircuito. *Toda* la I_{SC} fluye a la entrada (—) y a través de R_f . Ésta convierte I_{sc} en un voltaje de salida, lo que revela que la naturaleza básica de este circuito es *convertir la corriente a voltaje*.



(a) La resistencia del amperímetro reduce la corriente de cortocircuito del generador de señal.



(b) Modelo corriente-fuente del generador de señal de (a).



(c) Convertidor corriente a voltaje.

Figura 7.20 Circuitos para medición de corriente.

Ejemplo 7.6

V_o mide 5V en la figura 7.20(c) y $R_f = 100 \text{k}\Omega$. Obtenga la corriente de cortocircuito I_{sc} .

Solución De acuerdo con la figura 7.20(c):

$$I_{sc} = \frac{V_o}{R_f} = \frac{5 \text{ V}}{100 \text{ k}\Omega} = 50 \mu\text{A}$$

La resistencia R_m es la resistencia de la fuente.

7.9 Convertidores F/V y V/I.

7.9.1 Convertidor de Frecuencia a voltaje:




Figura 7.21 Convertidor de voltaje a frecuencia, con LM331.

La familia de convertidores de voltaje a frecuencia LM131, LM231 y LM331 son ideales para la construcción de circuitos a bajo costo de conversión analógica - digital, conversión de frecuencia a voltaje, modulación o demodulación lineal, etc.

En el modo de conversión de frecuencia a voltaje la salida del circuito varía linealmente con respecto a la frecuencia de entrada de acuerdo con la siguiente fórmula:

$$V_{out} = f_{in} \cdot 2.09V \cdot \frac{R_L}{R_S} \cdot (R_T \cdot C_T) \quad (7.9)$$

7.9.1 Convertidor de voltaje diferencial a corriente

Al circuito de la figura 7.22 se lo puede considerar como un convertidor de voltaje diferencial a corriente, debido a que la corriente de carga I_L depende de la diferencia entre los voltajes de entrada E_1 y E_2 y la resistencia R . I_L no depende de la resistencia de carga R_L ; por lo tanto, si E_1 y E_2 son constantes, la carga conectada a tierra será alimentada por una corriente constante. La corriente de carga fluye en cualquier dirección, de modo que este circuito podría suministrar o disipar corriente.




Figura 7.22 Convertidor de voltaje diferencial a corriente o fuente de corriente constante con carga a tierra.

La corriente de carga I_L se determina mediante:

$$I_L = \frac{E_1 - E_2}{R} \quad (7.10)$$

Si I_L es positiva significa que fluye hacia abajo, como se aprecia en la figura 7.22, y V_L es positivo con respecto a tierra. Si I_L es negativa quiere decir que V_L es negativo con respecto a tierra y la corriente fluye hacia arriba.

El voltaje de carga V_L (no I_L) depende de la resistencia de carga R_L , de acuerdo con

$$V_L = I_L R_L \quad (7.11)$$

Para estar seguro de que el amplificador operacional no se sature, hay que conocer el valor de V_o , mismo que se calcula de la siguiente manera:

$$V_o = 2V_L - E_2 \quad (7.12)$$

El funcionamiento del circuito se muestra en los siguientes ejemplos:

Ejemplo 7.7

En la figura 7.22, $R = 10 \text{ k}\Omega$, $E_2 = 0$, $R_L = 5 \text{ k}\Omega$ y $E_1 = 5 \text{ V}$. Calcule: (a) I_L ; (b) V_L ; (c) V_o .

Solución (a) Mediante la ecuación (7.10):

$$I_L = \frac{5 \text{ V} - 0}{10 \text{ k}\Omega} = 0.5 \text{ mA}$$

(b) Con base en la ecuación (7.11):

$$V_L = 0.5 \text{ mA} \times 5 \text{ k}\Omega = 2.5 \text{ V}$$

(c) Según la ecuación (7.12):

$$V_o = 2 \times 2.5 \text{ V} = 5 \text{ V}$$

Al invertir la polaridad de E_1 se invierte I_L y la polaridad de V_o y de V_L .

Ejemplo 7.8

En la figura 7.22, $R = 10 \text{ k}\Omega$, $E_2 = 5 \text{ V}$, $R_L = 5 \text{ k}\Omega$ y $E_1 = 0$. Calcule: (a) I_L ; (b) V_L ; (c) V_o . Compare este ejemplo con el ejemplo 6.

Solución (a) Por medio de la ecuación (7.10):

$$I_L = \frac{0 - 5 \text{ V}}{10 \text{ k}\Omega} = -0.5 \text{ mA}$$

(b) De acuerdo con la ecuación (7.11):

$$V_L = 0.5 \text{ mA} \times 5 \text{ k}\Omega = 2.5 \text{ V}$$

(c) A partir de la ecuación (7.12):

$$V_o = 2(-2.5 \text{ V}) - 5 \text{ V} = -10 \text{ V}$$

Nota: En el ejemplo 6, V_L e I_L están invertidos en polaridad y dirección, respectivamente. Si se invierte la polaridad de E_2 , I_L y V_L cambian de signo pero *no* de magnitud.

UNIDAD VIII

FUNDAMENTOS DE LOS SISTEMAS DE NUMERACIÓN.

8.1 Representaciones numéricas.

En la ciencia, la tecnología, los negocios y, de hecho, en casi todos los campos de esfuerzo, constantemente se manejan *cantidades*. Éstas se miden, monitorean, registran, manipulan aritméticamente, observan, o de alguna otra forma se utilizan en la mayoría de los sistemas físicos. Es importante, cuando se trata con cantidades diversas, que podamos ser capaces de representar sus valores de forma eficiente y precisa. Básicamente hay dos formas de representar el valor numérico de cantidades: la *analógica* y la *digital*.

Representaciones analógicas

En la **representación analógica** una cantidad se representa mediante un voltaje, una corriente o un movimiento de un medidor que es proporcional al valor de esa cantidad. Un ejemplo de esto es el velocímetro de un automóvil, en el cual el giro de la aguja es proporcional a la velocidad del auto. La posición angular de la aguja representa el valor de la velocidad y la aguja sigue cualquier cambio que ocurre cuando el automóvil acelera o desacelera.

Otro ejemplo es el termómetro común de mercurio, en el cual la altura de la columna de mercurio es proporcional a la temperatura. A medida que ésta sube o baja el mercurio sube o baja proporcionalmente, de manera que el nivel del mercurio representa el valor de la temperatura.

Otro ejemplo de una cantidad analógica es el familiar micrófono de audio. En este dispositivo se genera un voltaje de salida en proporción a la amplitud de las ondas sonoras que chocan con el micrófono. Las variaciones en el voltaje de salida siguen las mismas variaciones que el sonido de entrada.

Las cantidades analógicas como las antes citadas tienen una característica importante: *pueden variar en un rango continuo de valores*. La velocidad del automóvil puede tener *cualquier* valor entre cero y, digamos, 100 km/h. De manera similar, la salida del micrófono podría tener cualquier valor en un rango de cero a 10 mV (por ejemplo, 1 mV, 2.3724 mV, 9.9999 mV).

Representaciones digitales

En la **representación digital**, las cantidades no se reflejan mediante cantidades proporcionales, sino a través de símbolos llamados *dígitos*. A manera de ejemplo, considere el reloj digital, el cual proporciona la hora del día en forma de dígitos

decimales que representan horas y minutos (y a veces segundos). Como se sabe, la hora del día cambia continuamente, pero la lectura del reloj digital no cambia constantemente, mejor dicho, cambia minuto a minuto (o segundo). En otras palabras, esta representación digital de la hora del día cambia en escalones *discretos*, comparada con la representación de la hora que proporciona un reloj analógico, en el que la lectura de la carátula cambia continuamente.

Entonces, la diferencia principal entre cantidades analógicas y digitales se puede enunciar de la siguiente manera:

Analógico = continuo

Digital = discreto (escalón por escalón)

Debido a la *naturaleza* discreta de las representaciones digitales, no existe ambigüedad cuando se lee el valor de una cantidad digital, en tanto que el valor de una cantidad analógica a menudo está abierto a interpretación.

Ejemplo 8.1:

¿Cuáles de las siguientes implican cantidades analógicas y cuáles cantidades digitales?

- (a) Interruptor de diez posiciones.
- (b) Corriente que fluye fuera de una toma de corriente eléctrica.
- (c) Temperatura de un espacio.
- (d) Granos de arena en la playa.
- (e) Velocímetro de un automóvil.

Solución

- (a) Digital.
- (b) Analógica.
- (c) Analógica.
- (d) Digital, puesto que el número de granos sólo puede tener ciertos valores discretos (enteros), y no cualquier valor posible sobre un rango continuo.
- (e) Analógica, si es de tipo de aguja; digital si la lectura es de tipo numérica.

8.2 Sistemas de números digitales.

En la tecnología digital se usan muchos sistemas de numeración. Los más comunes son los sistemas decimal, binario, octal y hexadecimal. El sistema decimal es sin duda el más familiar para nosotros porque es una herramienta que usamos todos los días. Si analizamos algunas de sus características podremos entender mejor los otros sistemas.

Sistema decimal

El sistema decimal se compone de 10 *numerales* o símbolos. Estos 10 símbolos son 0, 1, 2, 3, 4, 5, 6, 7, 8 y 9; usando éstos como *dígitos* de un número se puede expresar cualquier cantidad. El sistema decimal, también llamado sistema de *base 10* porque tiene 10 dígitos, ha evolucionado de forma natural debido a que el ser humano tiene 10 dedos. De hecho, la palabra "dígito" se deriva de la palabra en latín para "dedo".

El sistema decimal es un *sistema de valor posicional* en el cual el valor de un dígito depende de la posición en que se encuentre. Por ejemplo, considere el número decimal 453. Sabemos que el dígito 4 en realidad representa *centenas*, el número 5 representa 5 *decenas* y el número 3 representa 3 *unidades*. En esencia, el 4 es el que tiene más peso de los tres dígitos y se le refiere como el *dígito más significativo (MSD, por sus siglas en inglés)*. El 3 es el que tiene el menor peso de los tres y se llama *dígito menos significativo (LSD, por sus siglas en inglés)*.

Considere otro ejemplo, 27.35. Este número en realidad es igual a 2 decenas más 7 unidades más 3 décimos más 5 centésimos, o $2 \times 10 + 7 \times 1 + 3 \times 0.1 + 5 \times 0.01$. El punto decimal se usa para separar las partes entera y fraccional del número.

De forma más rigurosa, las diferentes posiciones relativas al punto decimal tienen más pesos que se pueden expresar como potencias de 10. Esto se ilustra en la figura 8.1, donde se representa el número 2745.214. El punto decimal separa las potencias positivas de 10 de las potencias negativas. De esta manera, el número 2745.214 es igual a

$$(2 \times 10^3) + (7 \times 10^2) + (4 \times 10^1) + (5 \times 10^0) + (2 \times 10^{-1}) + (1 \times 10^{-2}) + (4 \times 10^{-3})$$

En general, cualquier número es simplemente la suma de los productos del valor de cada dígito y su valor posicional.




Figura 8.1 Valores de posición decimal como potencias de 10.

Conteo decimal

Cuando se cuenta mediante el sistema decimal se inicia con 0 en la posición de las unidades y se toma cada símbolo (dígito) progresivamente hasta que se llega a 9. Luego se suma 1 a la siguiente posición más alta y se inicia de nuevo con 0 en la

primera posición (vea la figura 8.2). Este proceso continúa hasta llegar a la cuenta de 99. Luego se suma 1 a la tercera posición y se inicia de nuevo con ceros en las dos primeras posiciones. Se sigue el mismo patrón de forma continua tan alto como se desee contar.




Figura 8.2 Conteo Decimal

Es importante observar que en el conteo decimal la posición de las unidades (LSD) cambia hacia arriba a cada paso del conteo, la posición de las decenas cambia hacia arriba cada 10 pasos en el conteo, las posiciones de las centenas cambian hacia arriba cada 100 pasos en el conteo, etcétera.

Otra característica del sistema decimal es que, utilizando sólo dos posiciones decimales, se puede contar hasta $10^2 = 100$ números diferentes (de 0 a 99).* Con tres posiciones se puede contar hasta 1000 números (de 0 a 999), etcétera. En general, con N posiciones o dígitos se puede contar hasta 10^N números diferentes, iniciando con el cero o incluyéndolo. El número mayor siempre será $10^N - 1$.

Sistema binario

Desgraciadamente, el sistema numérico decimal no se presta para una implementación conveniente en sistemas digitales. Por ejemplo, es muy difícil diseñar equipo electrónico de manera que pueda operar con 10 diferentes valores de voltaje (cada uno representando un carácter decimal de 0 a 9). Por otra parte, es muy fácil diseñar circuitos electrónicos simples y precisos que sólo operen con valores de voltaje. Por esta razón, en casi todos los sistemas digitales se emplea el sistema de numeración binario (base 2) como el sistema numérico básico de sus operaciones, aunque a menudo se usan otros sistemas en conjunto con el binario.

En el **sistema binario** sólo existen dos símbolos o posibles valores de dígitos: el 0 y el 1. Aun así, ese sistema de base 2 se puede usar para representar cualquier

cantidad en el sistema decimal o en otros sistemas. Aunque en general, se necesitarán muchos dígitos binarios para expresar una cantidad determinada.

Todos los enunciados anteriores respecto al sistema decimal se aplican por igual al sistema binario, el cual también es un sistema de valor posicional, en el que cada dígito binario tiene su propio valor o peso expresado como una potencia de 2. Esto se ilustra en la figura 8.3. Aquí, los espacios a la izquierda del *punto binario* (contraparte del punto decimal) son potencias positivas de 2, y los espacios a la derecha son potencias negativas de 2. En la figura se representa el número 1011.101. Para determinar su equivalente en el sistema decimal, simplemente se toma la suma de los productos de cada valor digital (0 y 1) y su valor posicional:

$$\begin{aligned}
 1011.101_2 &= (1 \times 2^3) + (0 \times 2^2) + (1 \times 2^1) + (1 \times 2^0) \\
 &\quad + (1 \times 2^{-1}) + (0 \times 2^{-2}) + (1 \times 2^{-3}) \\
 &= 8 + 0 + 2 + 1 + 0.5 + 0 + 0.125 \\
 &= 11.625_{10}
 \end{aligned}$$




Figura 8.3 Valores de posición binaria como potencias de 2.

Observe en la operación anterior que los subíndices (2 y 10) se usan para indicar la base en la cual se expresa un número determinado. Esta norma se emplea para evitar confusión siempre que se use más de un sistema numérico.

En el sistema binario el término *dígito binario* con frecuencia se abrevia como bit*, así que en lo sucesivo se usará esta abreviación. De esta manera, en el número que se expresa en la figura 8.3 hay cuatro bits a la izquierda del punto binario, los cuales representan la parte entera del número, y tres bits a la derecha del punto binario que representan la parte fraccional. El bit más significativo (MSB) es el que se ubica más a la izquierda (mayor peso). El bit menos significativo (LSB) es que se ubica más a la derecha (menor peso). Lo anterior se ilustra en la figura 8.3, donde el MSB tiene un valor de 2^3 y el LSB un valor de 2^{-3} .

Conteo binario

Cuando se trabaja con números binarios por lo general se está limitado a un número específico de bits. Esta restricción se basa en la circuitería que se usa para

representar estos números binarios. Con el fin de ilustrar el método para contar en binario usemos números binarios de cuatro dígitos.

La secuencia (se muestra en la figura 8.4) inicia con todos los bits en 0; a esto se le llama *conteo en cero*. Para cada conteo sucesivo la posición de las unidades (2^0) se *conmuta*, es decir, cambia de un valor binario al otro. Cada vez que el bit de las unidades cambia de 1 a 0, la posición de los dos (2^1) se *conmuta* (cambia estados). Cada vez que la posición de los dos cambia de 1 a 0, la posición de los cuatros (2^2) se *conmuta* (cambia estados). De la misma manera, cada vez que la posición de los cuatros va de 1 a 0, la posición de los ochos (2^3) se *conmuta*. Este mismo proceso continuaría para las posiciones de los bits de orden superior si el número binario tuviera más de cuatro números.

La secuencia de conteo binario tiene una característica importante, como se muestra en la figura 8.4 El bit de las unidades (LSB) cambia ya sea de 0 a 1 o de 1 a 0 con *cada* conteo. El segundo bit (posición de los dos) permanece en 0 en dos conteos, luego en 1 en dos conteos, luego en 0 en dos conteos, etcétera. El tercer bit (posición de los cuatros) permanece en 0 en dos conteos, luego en 1 en cuatro conteos, etcétera. El cuarto bit (posición de los ochos) permanece en 0 en ocho conteos, luego en 1 en ocho conteos. Si se deseara contar sucesivamente, se agregarían más espacios y este patrón continuaría con ceros y unos alternando en grupos de 2^{N-1} . Por ejemplo, si usamos una quinta posición binaria, el quinto bit alternaría 16 ceros, luego 16 unos, etcétera.

Como se vio para el sistema decimal, también es cierto que con el sistema binario, usando TV bits o espacios, se pueden realizar hasta 2^N conteos. Por ejemplo, con dos bits se pueden hacer hasta $2^2 = 4$ conteos (00_2 hasta 11_2); con cuatro bits, hasta 2^4 conteos (0000_2 hasta 1111_2), etcétera. El último conteo siempre será de unos y es igual a $2^N - 1$ en el sistema decimal. Por ejemplo, usando cuatro bits el último conteo será $1111_2 = 2^4 - 1 = 15_{10}$

| Pesos → | $2^3 = 8$ | $2^2 = 4$ | $2^1 = 2$ | $2^0 = 1$ | → | Equivalente decimal |
|---------|-----------|-----------|-----------|-----------|---|---------------------|
| | 0 | 0 | 0 | 0 | → | 0 |
| | 0 | 0 | 0 | 1 | → | 1 |
| | 0 | 0 | 1 | 0 | | 2 |
| | 0 | 0 | 1 | 1 | | 3 |
| | 0 | 1 | 0 | 0 | | 4 |
| | 0 | 1 | 0 | 1 | | 5 |
| | 0 | 1 | 1 | 0 | | 6 |
| | 0 | 1 | 1 | 1 | | 7 |
| | 1 | 0 | 0 | 0 | | 8 |
| | 1 | 0 | 0 | 1 | | 9 |
| | 1 | 0 | 1 | 0 | | 10 |
| | 1 | 0 | 1 | 1 | | 11 |
| | 1 | 1 | 0 | 0 | | 12 |
| | 1 | 1 | 0 | 1 | | 13 |
| | 1 | 1 | 1 | 0 | → | 14 |
| | 1 | 1 | 1 | 1 | → | 15 |

↑
LSB

Figura 8.4 Secuencia de conteo binario.

8.3 Representación de cantidades binarias.

En los sistemas digitales la información que se está procesando por lo general se presenta en forma binaria. Las cantidades binarias se pueden representar mediante cualquier dispositivo que tenga sólo dos estados de operación o condiciones posibles. Por ejemplo, un interruptor sólo tiene dos estados: abierto o cerrado. Se puede dejar, arbitrariamente, que un interruptor abierto represente el 0 binario y que un interruptor cerrado represente el 1 binario. Con esta asignación ahora se puede representar cualquier número binario, como se ilustra en la figura 8.5(a), en el que los estados de los diferentes interruptores representan 10010_2 .

En la figura 8.5(b) se muestra otro ejemplo donde se usan perforaciones en papel para representar números binarios. Una perforación es un 1 binario y la ausencia de una perforación es un 0 binario.




Figura 8.5 (a) Interruptores abiertos y cerrados que representan 0 y 1, respectivamente; (b) la ausencia o presencia de perforaciones en la cinta de papel representan 0 y 1, respectivamente.

Existen muchos dispositivos que sólo tienen dos estados de operación, o que se pueden operar en dos condiciones extremas. Entre éstos se encuentran: la bombilla eléctrica (encendido o apagado), el diodo (activado o desactivado), el relevador (energizado o desenergizado), el transistor (cortado o saturado), la fotocelda (iluminada u oscura), el termostato (abierto o cerrado), el embrague mecánico (engranado o desengranado) y un punto en un disco magnético (magnetizado o desmagnetizado).

En los sistemas electrónicos digitales la información se representa por medio de voltajes (o corrientes) que están presentes en las entradas y salidas de los diversos circuitos. Por lo general, el 0 y el 1 binarios se representan mediante dos niveles de voltaje nominales. Por ejemplo, cero volts (0 V) podría representar el 0 binario y +5 V podría representar el 1 binario. En realidad, debido a las variaciones en los circuitos, el 0 y el 1 se representarían mediante intervalos de voltaje. Esto se ilustra en la figura 8.6(a), en donde cualquier voltaje entre 0 y 0.8 V representa un 0 y cualquier voltaje entre 2 y 5 V representa un 1. Todas las señales de

entrada y salida normalmente caerán dentro de uno de estos intervalos, excepto durante transiciones de un nivel a otro.

Ahora podemos ver otra diferencia significativa entre los sistemas digitales y analógicos. En los sistemas digitales, el valor exacto de un voltaje *no es* importante; por ejemplo, para las designaciones de voltaje de la figura 8.6(a), un voltaje de 3.6 V significa lo mismo que un voltaje de 4.3 V. En los sistemas analógicos el valor exacto de un voltaje *es* importante. Por ejemplo, si el voltaje analógico es proporcional a la temperatura que mide un transductor, 3.6 V representaría una temperatura diferente que 4.3 V. En otras palabras, el valor del voltaje conlleva información relevante. Esta característica significa que el diseño de circuitería analógica exacta es por lo general más difícil que el de circuitería digital, debido a la forma en que los valores exactos del voltaje se afectan por variaciones en los valores de los componentes, la temperatura y el ruido (fluctuaciones aleatorias del voltaje).




Figura 8.6 (a) Asignaciones comunes de voltaje en un sistema digital; (b) diagrama típico de temporización (o diagrama de sincronización) de la señal digital.

8.4 Conversión de binario a decimal.

El sistema numérico binario es un sistema posicional donde cada dígito binario (bit) soporta un cierto peso, dependiendo de su posición relativa al LSB. Cualquier número binario se puede convertir a su equivalente decimal con sólo sumar los pesos de las diferentes posiciones en el número binario que contiene un 1. Para ilustrar esto cambiemos 11011_2 a su equivalente decimal.

$$1 \quad 1 \quad 0 \quad 1 \quad 1_2$$

$$2^4 + 2^3 + 0 + 2^1 + 2^0 = 16 + 8 + 2 + 1$$

Probemos otro ejemplo con un número mayor de bits:


$$1 \quad 0 \quad 1 \quad 1 \quad 0 \quad 1 \quad 0 \quad 1_2 =$$

$$2^7 + 0 + 2^5 + 2^4 + 0 + 2^2 + 0 + 2^0 = 181_{10}$$

Observe que el procedimiento es encontrar pesos (es decir, potencias de 2) para cada posición del bit que contenga un 1, y luego se suman. Asimismo, observe que el MSB tiene un peso de 2^7 aunque es el octavo bit; esto se debe a que el LSB es el primer bit y tiene un peso de 2^0 .

División repetida

En el otro método para convertir números enteros decimales se usa la división repetida entre 2. En la conversión, ilustrada abajo para 25_{10} se requiere la división repetida del número decimal entre 2 y escribir el residuo después de cada división hasta obtener un cociente de 0. Note que el resultado binario se logra escribiendo el primer residuo como el LSB y el último residuo como el MSB.



Este proceso, que se presenta en forma de diagrama de flujo en la figura 8.7, también se puede usar para convertir de decimal a cualquier otro sistema numérico, como veremos más adelante.




FIGURA 8.7 Diagrama de flujo para el método de división repetida en la conversión decimal a binario con dos números enteros. El mismo proceso se puede usar para convertir un entero decimal a cualquier otro sistema numérico.

8.5 Sistema de numeración octal y hexadecimal.

8.5.1 Sistema de numeración octal

El sistema octal se usa con frecuencia en el trabajo de computadoras digitales. El sistema de numeración octal tiene una base de *ocho*, lo que significa que tiene ocho dígitos posibles: 0, 1, 2, 3, 4, 5, 6 y 7. Por lo tanto, cada dígito de un número octal puede tener cualquier valor de 0 a 7. Las posiciones de los dígitos en un número octal tienen los pesos siguientes:



•
punto octal

Conversión de octal a decimal

Así, un número octal se puede convertir fácilmente a su equivalente decimal multiplicando cada dígito octal por su peso posicional. Por ejemplo:

$$\begin{aligned}
 372_8 &= 3 \times (8^2) + 7 \times (8^1) + 2 \times (8^0) \\
 &= 3 \times 64 + 7 \times 8 + 2 \times 1 \\
 &= 250_{10}
 \end{aligned}$$

$$\begin{aligned}
 24.6_8 &= 2 \times (8^1) + 4 \times (8^0) + 6 \times (8^{-1}) \\
 &= 20.75_{10}
 \end{aligned}$$

Sugerencia para el uso de una calculadora:

Use la función y^x para evaluar potencias de 8.

Conversión de decimal a octal

Un número entero decimal se puede convertir a octal usando el mismo método de la división repetida que se usó en la conversión de decimal a binario (figura 8.7), pero con un factor de división de 8 en lugar de 2. Por ejemplo.

$$\begin{array}{l} \frac{266}{8} = 33 + \text{residuo de } 2 \quad \text{LSD} \\ \frac{33}{8} = 4 + \text{residuo de } 1 \\ \frac{4}{8} = 0 + \text{residuo de } 4 \quad \text{MSD} \end{array}$$

$266_{10} = 412_8$

Observe que el primer residuo se convierte en el dígito menos significativo (LSD) del número octal, y el último residuo se convierte en el dígito más significativo (MSD).

Sugerencia para el uso de calculadora:

Si se usa una calculadora para realizar las divisiones en el proceso anterior, el resultado incluirá una fracción decimal en vez de un residuo. Sin embargo, el residuo se puede obtener multiplicando la fracción decimal por 8. Por ejemplo, $266/8$ produce 33.5. El residuo se convierte en $0.25 * 8 = 2$. De manera similar, $33/8$ será 4.125 y el residuo se convierte en $0.125 * 8 = 1$.

Conversión de octal a binario

La ventaja principal del sistema de numeración octal es la facilidad para hacer las conversiones entre números binarios y octales. La conversión de octal a binario se realiza convirtiendo *cada* dígito octal a su equivalente binario de tres dígitos. Los ocho dígitos posibles se convierten, como se indica en la tabla 2.

Tabla 2

| Dígito octal | 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 |
|---------------------|-----|-----|-----|-----|-----|-----|-----|-----|
| Equivalente binario | 000 | 001 | 010 | 011 | 100 | 101 | 110 | 111 |

Usando estas conversiones podemos cambiar cualquier número de octal a binario transformando individualmente cada dígito. Por ejemplo, podemos convertir 472_8 a binario como sigue:

$$\begin{array}{ccc} 4 & 7 & 2 \\ \downarrow & \downarrow & \downarrow \\ 100 & 111 & 010 \end{array}$$

Por lo tanto, 472_8 es equivalente a 100111010_2 binario. Como ejemplo adicional, considere la conversión de 5431_8 a binario:

$$\begin{array}{cccc} 5 & 4 & 3 & 1 \\ \downarrow & \downarrow & \downarrow & \downarrow \\ 101 & 100 & 011 & 001 \end{array}$$

Así, $5431_8 = 101100011001_2$

Conversión de binario a octal

La conversión de enteros binarios a enteros octales es simplemente la operación inversa del proceso anterior. Los bits del número binario se agrupan en dos grupos de *tres* bits, iniciando con el LSB. Luego cada grupo se convierte a su equivalente octal (tabla 2). Para ilustrar este proceso, considere la conversión de 100111010_2 a octal.

Algunas veces el número binario no tendrá también grupos de tres bits. En estos casos, podemos sumar uno o dos ceros a la izquierda del MSB del número binario para completar el último grupo. Esto se ilustra a continuación para el número binario 11010110_2 .

Note que se colocó un 0 a la izquierda del MSB para producir también grupos de tres bits.

Conteo en octal

El dígito octal mayor es 7, por lo tanto cuando se cuenta en octal, se incrementa una posición de un dígito hacia arriba de 0 a 7. Una vez que se llega a 7, se recicla a 0 en el siguiente conteo y esto causa que la siguiente posición mayor del dígito se

incremente. Lo anterior se ilustra en la siguiente secuencia de conteo octal: (1) 65, 66, 67, 70, 71 y (2) 275, 276, 277, 300.

Con N posiciones de dígitos octales podemos contar de 0 a $8^N - 1$, para un total de 8^N conteos. Por ejemplo, con tres posiciones de dígitos octales se puede contar de 000_8 a 777_8 lo cual es de 0_{10} a 511_{10} para un total de $8^3 = 512_{10}$ números octales.

Ejemplo 8.2:

Convierta 177_{10} a su equivalente de ocho bits, convirtiendo primero a octal.

Solución

$$\frac{177}{8} = 22 + \text{residuo de } 1 \text{ (LSD)}$$

$$\frac{22}{8} = 2 + \text{residuo de } 6$$

$$\frac{2}{8} = 0 + \text{residuo de } 2$$

Por lo tanto, $177_{10} = 261_8$. Ahora podemos convertir rápidamente este número tal a su equivalente binario 010110001_2 , por lo que finalmente tenemos

$$177_{10} = 10110001_2$$

Observe que se ha eliminado el primer 0 para expresar el resultado con ocho bits.

Este método de conversión de decimal a octal con frecuencia es más rápido que ir directamente de decimal a binario, especialmente en el caso de números grandes. De manera similar, a menudo es más rápido convertir de binario a decimal pasando primero a octal.

8.5.2 Sistema de numeración hexadecimal

En el sistema de numeración hexadecimal se emplea la base 16, por lo tanto, tiene 16 símbolos digitales posibles. Estos 16 símbolos digitales son los dígitos 0 al 9 más las letras A, B, C, D, E y F. En la tabla 3 se muestran las relaciones entre los sistemas hexadecimal, decimal y binario. Note que cada dígito hexadecimal representa un grupo de cuatro dígitos binarios. Es importante recordar que los dígitos hex (abreviación de "hexadecimal") A a F son equivalentes a los valores decimales del 10 al 15.

Tabla 3

| Hexadecimal | Decimal | Binario |
|-------------|---------|---------|
| 0 | 0 | 0000 |
| 1 | 1 | 0001 |
| 2 | 2 | 0010 |
| 3 | 3 | 0011 |
| 4 | 4 | 0100 |
| 5 | 5 | 0101 |
| 6 | 6 | 0110 |
| 7 | 7 | 0111 |
| 8 | 8 | 1000 |
| 9 | 9 | 1001 |
| A | 10 | 1010 |
| B | 11 | 1011 |
| C | 12 | 1100 |
| D | 13 | 1101 |
| E | 14 | 1110 |
| F | 15 | 1111 |

Conversión de hexadecimal a decimal

Un número hexadecimal se puede convertir a su equivalente decimal partiendo del hecho de que cada posición de los dígitos hexadecimales tiene un peso que es una potencia de 16. El LSD tiene un peso de $16^0 = 1$; la siguiente posición mayor del dígito tiene un peso de $16^1 = 16$; la que sigue, un peso de $16^2 = 256$ y así sucesivamente. El proceso de conversión se demuestra en los siguientes ejemplos:

Sugerencia para el uso de calculadora:

De nuevo como las conversiones de octal a decimal, se puede usar la función y^x de la calculadora para evaluar potencias de 16.

$$\begin{aligned}
 356_{16} &= 3 \times 16^2 + 5 \times 16^1 + 6 \times 16^0 \\
 &= 768 + 80 + 6 \\
 &= 854_{10}
 \end{aligned}$$

$$\begin{aligned}
 2AF_{16} &= 2 \times 16^2 + 10 \times 16^1 + 15 \times 16^0 \\
 &= 512 + 160 + 15 \\
 &= 687_{10}
 \end{aligned}$$

Observe que en el segundo ejemplo el valor 10 fue sustituido por A y el valor 15 por F en la conversión a decimal.

A manera de ejercicio, verifique que $1BC2_{16}$ es igual a 7106_{16} .

Conversión de decimal a hex

Recuerde que la conversión de decimal a binario se hizo usando la división repetida entre 2, y el decimal a octal mediante la división entre 8. De la misma manera, la conversión de decimal a hex se puede hacer empleando la división repetida entre 16 (figura 8.7). Los siguientes ejemplos ilustrarán el proceso.

(a) Convierta 423_{10} a Hex.

Solución:

$$\begin{array}{r}
 \frac{423}{16} = 26 + \text{residuo de } 7 \\
 \frac{26}{16} = 1 + \text{residuo de } 10 \\
 \frac{1}{16} = 0 + \text{residuo de } 1
 \end{array}$$

$423_{10} = 1A7_{16}$

(b) Convierta 214_{10} a Hex.

Solución:

$$\begin{array}{r}
 \frac{214}{16} = 13 + \text{residuo de } 6 \\
 \frac{13}{16} = 0 + \text{residuo de } 13
 \end{array}$$

$214_{10} = D6_{16}$

De nuevo observe que los residuos de los procesos de la división forman los dígitos de los números hex. Asimismo, note que cualquier residuo mayor que 9 se representa mediante las letras A a la F.

Sugerencia para el uso de una calculadora:

Si se usa una calculadora para realizar las divisiones en el proceso de conversión, los resultados incluirán una fracción decimal en lugar de un residuo, el cual se puede obtener multiplicando la fracción por 16.

Conversión de hex a binario

Al igual que el sistema de numeración octal, el sistema de numeración hexadecimal se usa principalmente como un método "taquigráfico" para representar números binarios. Es una tarea relativamente simple convertir un número hex a binario. Cada dígito hex se convierte a su equivalente binario de cuatro dígitos (tabla 2). Esto se ejemplifica a continuación para $9F2_{16}$.

$$\begin{aligned}
 9F2_{16} &= && 9 && F && 2 \\
 & \downarrow && \downarrow && \downarrow && \\
 & = 1 & 0 & 0 & 1 & 1 & 1 & 1 & 0 & 0 & 1 & 0 \\
 & = 100111110010_2
 \end{aligned}$$

Como ejercicio, verifique que $BA6_{16} = 101110100110_2$.

Conversión de binario a hex

La conversión de binario a hex es exactamente el inverso del proceso anterior. El número binario se agrupa en conjuntos de *cuatro* bits y cada conjunto se convierte a su dígito equivalente hex. Los ceros (se muestran sombreados) se agregan, según sea necesario, para completar un conjunto de cuatro bits.

$$\begin{aligned}
 1110100110_2 &= \underbrace{0011}_3 \underbrace{1101}_A \underbrace{0110}_6 \\
 &= 3A6_{16}
 \end{aligned}$$

Con el fin de realizar estas conversiones entre hex y binario, es necesario conocer los números binarios de cuatro bits (0000-1111) y sus dígitos hex equivalentes. Una vez que éstos se dominan bien, podemos hacer rápidamente las conversiones sin necesidad de realizar ningún cálculo. Por esta razón el sistema hex (y el octal) son tan útiles para representar números binarios grandes. Como ejercicio, verifique que $10101111_2 = 15F_{16}$.

Conteo en hexadecimal

Cuando se cuenta en hex cada posición de los dígitos se puede incrementar (en 1 unidad) de 0 a F. Cuando la posición de un dígito alcanza el valor F, se vuelve a fijar a 0 y se incrementa la siguiente posición del dígito. Esto se ilustra en las siguientes secuencias de conteo hex:

- (a) 38, 39, 3A, 3B, 3C, 3D, 3E, 3F, 40, 41, 42
- (b) 6F8, 6F9, 6FA, 6FB, 6FC, 6FD, 6FE, 6FF, 700

Observe que si existe un 9 en una posición de dígito, se convierte en A cuando se incrementa.

Con Aposiciones de dígitos hex se puede contar de decimal 0 a $16^N - 1$, para un total de 16^N valores diferentes. Por ejemplo, con tres dígitos hex se puede contar de 000_{16} a FFF_{16} , lo cual es 0_{10} a 4095_{10} , para un total de $4096 = 16^3$ valores.

Utilidad de los sistemas hex y octal

Los sistemas hex y octal con frecuencia se usan en un sistema digital como una forma "taquigráfica" para representar series de bits. En el trabajo de cómputo, las series de hasta 64 bits no son poco usuales. Estas series binarias no siempre representan un valor numérico, sino, como se averiguará, pueden ser algún tipo de código que transmita información no numérica. Cuando se trata con un número grande de bits, es más conveniente, y hay menos riesgo de error, escribir los números binarios en hex u octal y, como se ha visto, es relativamente fácil convertir alternando entre binario y hex u octal. Para ilustrar las ventajas de la representación hex u, octal de una serie binaria, suponga que tiene una impresión del contenido de 50 ubicaciones de memoria, cada una de con un número de 16 bits, y la está cotejando contra una lista. ¿Preferiría cotejar 50 números como éste: 0110111001100111, o 50 números como este: 6E67? ¿Cuál sería más probable que leyera incorrectamente? Es importante tener en cuenta que todos los circuitos digitales trabajan en binario. Los números hex y octal se usan simplemente porque es conveniente para los seres humanos que los manejan.

Ejemplo 8.3:

Cambie 378 decimal a un número binario de 16 bits, convirtiéndolo primero a hexadecimal.

Solución

$$\begin{array}{r} \frac{378}{16} = 23 + \text{residuo de } 10 \\ \downarrow \\ \frac{23}{16} = 1 + \text{residuo de } 7 \\ \downarrow \\ \frac{1}{16} = 0 + \text{residuo de } 1 \end{array}$$

Por lo tanto, $378_{10} = 17A_{16}$. Este valor hex se puede convertir fácilmente a binario 000101111010. Finalmente, se puede expresar 378_{10} como un número de 16 bits agregando cuatro ceros al inicio:

$$378_{10} = 0000 \ 0001 \ 0111 \ 1010_2$$

Ejemplo 8.4:

Convierta $B2F_{16}$ a octal.

Solución

Es más fácil convertir primero de hex a binario, luego a octal.

$$\begin{array}{r} B2F_{16} = 1011 \ 0010 \ 1111 \quad \{\text{conversión a binario}\} \\ = 101 \ 100 \ 101 \ 111 \quad \{\text{agrupamiento en conjuntos de 3 bits}\} \\ = 5 \ 4 \ 5 \ 7_8 \quad \{\text{conversión a octal}\} \end{array}$$

8.6 Código BCD.

Cuando se representan números, letras o palabras mediante un grupo especial de símbolos se dice que están codificados y el grupo de símbolos se llama *código*. Probablemente uno de los códigos más familiares es el Morse, en el cual una serie de puntos y rayas representan las letras del alfabeto.

Hemos visto que cualquier número decimal se puede representar por un número binario equivalente. El grupo de ceros y unos en el número binario podemos considerarlo como un código que representa el número decimal. Cuando un número decimal se representa por su número binario equivalente, se llama **codificación binaria directa**.

En todos los sistemas digitales se usa alguna forma de números binarios para su operación interna, pero el mundo externo es decimal por naturaleza. Esto significa que las conversiones entre los sistemas decimal y binario se realizan con frecuencia. Hemos visto que las conversiones entre decimal y binario pueden ser largas y complicadas, en el caso de números grandes. Por esta razón, en ciertas situaciones se usa un medio de codificación de números decimales que combina algunas de las características de los sistemas decimal y binario.

Código decimal codificado en binario

Si *cada* dígito de un número decimal se representa por medio de su equivalente binario, el resultado es un código llamado **decimal codificado en binario** (en lo sucesivo se abreviará BCD, por sus siglas en inglés). Debido a que un dígito binario puede ser tan grande como 9, se requieren cuatro bits para codificar cada dígito (el código binario para 9 es 1001).

Para ilustrar el código BCD, tome un número decimal como el 874. *Cada dígito* se cambia a su equivalente binario como sigue:

| | | | |
|------|------|------|-----------|
| 8 | 7 | 4 | (decimal) |
| ↓ | ↓ | ↓ | |
| 1000 | 0111 | 0100 | (BCD) |

A manera de ejemplo, cambiemos 943 a su representación en código BCD:

| | | | |
|------|------|------|-----------|
| 9 | 4 | 3 | (decimal) |
| ↓ | ↓ | ↓ | |
| 1001 | 0100 | 0011 | (BCD) |

Una vez más, cada dígito decimal se transforma a su equivalente binario directo. Observe que *siempre* se usan cuatro bits para cada dígito.

Entonces, el código BCD representa cada dígito del número decimal mediante un número binario de cuatro bits. Es claro que sólo se usan números binarios de cuatro dígitos de 0000 a 1001. En el código BCD no se usan los números 1010, 1011, 1100, 1101, 1110 y 1111. En otras palabras, sólo se usan 10 de los 16 grupos posibles del código binario de cuatro dígitos. Si alguno de los números de cuatro dígitos "prohibidos" se presenta en una máquina usando el código BCD, por lo general indicará que se ha cometido un error.

Ejemplo 8.5

Convierta 0110100000111001 (BCD) a su equivalente decimal.

Solución

Divida el número BCD en grupos de cuatro dígitos y convierta cada uno a decimal.

$$\begin{array}{cccc} \underline{0110} & \underline{1000} & \underline{0011} & \underline{1001} \\ 6 & 8 & 3 & 9 \end{array}$$

Ejemplo 8.6

Convierta el número BCD 011111000001 a su equivalente decimal.

Solución

$$\begin{array}{ccc} \underline{0111} & \underline{1100} & \underline{0001} \\ 7 & \downarrow & 1 \end{array}$$

El grupo de código prohibido indica un error en el número BCD.

Comparación de BCD y binario

Es importante entender que el BCD no es otro sistema de numeración como el binario, el octal, el decimal o el hexadecimal. Es, de hecho, el sistema decimal con cada dígito codificado en su equivalente binario. También es importante entender que un número BCD *no* es lo mismo que un número binario directo. Un código binario directo toma el número decimal *completo* y lo representa en binario; el código BCD convierte *cada dígito* decimal a binario de manera individual. Para ilustrar esto, tome el número 137 y compare sus códigos binario directo y BCD:

$$\begin{array}{ll} 137_{10} = 10001001_2 & \text{(binario)} \\ 137_{10} = 0001\ 0011\ 0111 & \text{(BCD)} \end{array}$$

En el código BCD se requieren 12 bits, en tanto que en el código binario directo sólo ocho bits para representar 137. En el BCD se requieren más bits que en el binario directo para representar números decimales de más de un dígito. Esta es la razón por la cual en BCD no se usan todos los grupos de cuatro bits posibles, como se indicó antes, y por ende es un tanto ineficiente.

La ventaja principal del código BCD es la facilidad relativa de conversión a decimal y desde decimal. Sólo es necesario recordar los grupos de código de cuatro bits para los dígitos decimales 0-9. Esta facilidad de conversión es especialmente importante desde el punto de vista de hardware porque en un sistema digital los circuitos lógicos son los que realizan las conversiones.

Integración de los sistemas

En la tabla 4 se proporciona la representación de los números decimales 1 al 15 en los sistemas numéricos binarios, octal y hex, y en código BCD. Examínelos cuidadosamente y asegúrese de comprender cómo se obtuvieron. Observe con atención cómo en la representación BCD siempre se usan cuatro bits por cada dígito decimal.

Tabla 4

| Decimal | Binario | Octal | Hexadecimal | BCD |
|---------|---------|-------|-------------|-----------|
| 0 | 0 | 0 | 0 | 0000 |
| 1 | 1 | 1 | 1 | 0001 |
| 2 | 10 | 2 | 2 | 0010 |
| 3 | 11 | 3 | 3 | 0011 |
| 4 | 100 | 4 | 4 | 0100 |
| 5 | 101 | 5 | 5 | 0101 |
| 6 | 110 | 6 | 6 | 0110 |
| 7 | 111 | 7 | 7 | 0111 |
| 8 | 1000 | 10 | 8 | 1000 |
| 9 | 1001 | 11 | 9 | 1001 |
| 10 | 1010 | 12 | A | 0001 0000 |
| 11 | 1011 | 13 | B | 0001 0001 |
| 12 | 1100 | 14 | C | 0001 0010 |
| 13 | 1101 | 15 | D | 0001 0011 |
| 14 | 1110 | 16 | E | 0001 0100 |
| 15 | 1111 | 17 | F | 0001 0101 |

UNIDAD IX


DAC Y ADC.

9.1 Características de un DAC.


Plantearémos tres preguntas cuya respuesta permita saber cuáles son las características más importantes de un DAC. Primera: ¿cuántos valores de salida es posible obtener con un DAC? Segunda: ¿en qué magnitud *cambia* el voltaje de salida en respuesta al *cambio* en la palabra de entrada digital, al cambiar ésta en un bit menos significativo (*least significant bit*, LSB)? (En la siguiente sección se da respuesta a estas preguntas, dentro del tema "Resolución".) Tercera: ¿cuál es la ecuación de entrada-salida del DAC mediante la cual se calcula el voltaje de salida cuando se conoce la palabra de entrada digital?

9.1.1 Resolución

En la figura 9.1 se muestra el símbolo del circuito del DAC de 4 bits, así como sus características de entrada-salida. Hay cuatro entradas digitales, lo que indica que se trata de un DAC de 4 bits. Por cada entrada digital se requiere una señal eléctrica que represente ya sea un 1 lógico o un 0 lógico. D_0 es el *bit menos significativo* (*least significant bit*, LSB). D_3 es el *bit más significativo* (*most significant bit*, MSB). En la figura 9.1(b), se gráfica el voltaje de salida analógico en función de 16 posibles palabras de entrada digitales. También se muestra el valor de V_0 correspondiente a diversas palabras digitales.



(a) Símbolo del circuito de un DAC.



(b) Gráfica del voltaje de salida analógica en función del código de entrada digital correspondiente a un DAC de 4 bits.

Figura 9.1 (a) símbolo de circuito y (b) características de entrada-salida.

La resolución se define de dos maneras:

1. La resolución es la cantidad de valores de salida analógicos que se puede obtener con un DAC. En el caso de un DAC de n bits:

$$\text{Resolución} = 2^n \quad (9.1a)$$

2. También se define la resolución como la relación del *cambio* de voltaje en la salida que se produce como consecuencia de un *cambio* de 1 LSB en las entradas digitales.

Para calcular la resolución de acuerdo con esta última definición, se necesita contar con dos tipos de información que pueden obtenerse en hojas de información: el voltaje de salida a escala total, V_{ofs} y la cantidad de entradas digitales, n . Se define a V_{ofs} como el voltaje que se obtiene cuando todas las entradas digitales son 1. Por lo tanto, la resolución es:

$$\text{resolución} = \frac{V_{ofs}}{2^n - 1} \quad (9.1b)$$

En la figura 9.1(b) hay $n = 4$ entradas digitales. Por lo tanto, V_o tendrá $2^4 = 16$ valores de salida, del 0 al 15. Observe que $V_{ofs} = 15$ V cuando la palabra de entrada

digital es 1111. El valor decimal del número binario 1111 es $(2^4 - 1) = 16 - 1 = 15$. Por lo tanto, la resolución es igual a $15 \text{ V}/15 = 1 \text{ V/LSB}$.

Ejemplo 9.1

Un DAC de 8 bits tiene un rango de voltaje de salida de 0-2.55 V. Defina de dos maneras su resolución.

Solución (a) De la ecuación (9.1a):

$$\text{resolución} = 2^n = 2^8 = 256$$

El voltaje de salida puede tener 256 valores distintos (incluido el cero), (b) De la ecuación (9.1b):

$$\text{resolución} = \frac{V_{oFS}}{2^n - 1} = \frac{2.55 \text{ V}}{2^8 - 1} = \frac{2.55 \text{ V}}{255} = \frac{10 \text{ mV}}{1 \text{ LSB}}$$

Un cambio en la entrada de 1 LSB provoca un cambio en la salida de 10 mV.

Ahora se dispone de los elementos básicos para deducir la ecuación de entrada-salida.

9.1.2 Ecuación de entrada-salida

En el caso de un DAC, mediante una función de transferencia o ecuación de entrada-salida se da respuesta a la pregunta: ¿en qué medida se modifica el voltaje de salida analógico como respuesta a un cambio en una palabra digital de entrada? Para obtener esta ecuación se multiplica la resolución por el cambio que se produce en los LSB. Expresado lo anterior en forma de ecuación:

$$V_o = \text{resolución} \times D \quad (9.2)$$

En la que V_o es el voltaje de salida analógico, la resolución está expresada en la ecuación (9.1b) y D es el *valor decimal de la entrada digital*

Ejemplo 9.2

Suponga que la palabra de entrada digital de un DAC de 4 bits cambia de 0000 a 0110. Calcule el voltaje de salida final del DAC.

Solución El valor decimal de 0110 es 6. Este valor representa a D , la palabra de entrada digital. De la explicación anterior, cuando $n = 4$, $V_{ofs} = 15$. Aplicando la ecuación (9.1b) se obtiene:

$$\text{resolución} = \frac{15}{2^4 - 1} = 1 \text{ V/LSB}$$

Utilizando ahora la ecuación (9.2), se obtiene:

$$V_o = (1 \text{ V/LSB}) \times 6 \text{ LSBs} = 6 \text{ V}$$

Ejemplo 9.3

Un DAC de 8 bits tiene una resolución de 10 mV/LSB. Calcule: (a) V_{ofs} ; (b) V_o . En ambos casos el código de entrada es de 10000000.

Solución (a) V_{ofs} se presenta cuando la palabra digital es 11111111. El número 11111111 tiene un valor decimal de 255. Por lo tanto, $D = 255$ y aplicando la ecuación (9.2) se obtiene:

$$V_{ofs} = \text{resolución} \times D = \frac{10 \text{ mV}}{\text{LSB}} \times 255 \text{ LSBs} = 2.55 \text{ V}$$

(b) El valor decimal equivalente a 10000000 es 128. Por lo tanto, $D = 128$ y

$$V_o = \text{resolución} \times D = \frac{10 \text{ mV}}{\text{LSB}} \times 128 \text{ LSBs} = 1.28 \text{ V}$$

9.2 Red de escalera R-2R.

En los circuitos DAC que hemos analizado hasta este punto se usan resistencias con ponderación binaria para producir la ponderación adecuada de cada bit. Aunque este método funciona en teoría, tiene algunas limitaciones prácticas. El mayor problema es la gran diferencia en los valores de las resistencias entre el LSB y el MSB, especialmente en los DACs de alta resolución (es decir, muchos bits). Por ejemplo, si la resistencia del MSB es $1 \text{ k}\Omega$ en un DAC de 12 bits, la resistencia del LSB será mayor que $2 \text{ M}\Omega$. Con la tecnología de manufactura de CI actual, es muy difícil producir valores de las resistencias sobre un rango grande de resistencias que mantengan una relación exacta, en especial con variaciones en temperatura.

Por esta razón es preferible tener un circuito en el que se usen resistencias que tengan valores muy próximos. Uno de los circuitos DAC de uso muy común que satisface este requisito es la red *en escalera R/2R*, donde los valores de las

resistencias sólo abarcan un intervalo de 2 a 1. En la figura 9.2 se muestra uno de estos DAC.

Note cómo están configuradas las resistencias y observe en especial que sólo se usan dos valores distintos, R y $2R$. La corriente I_{SAL} depende de las posiciones de los cuatro interruptores y las entradas binarias $B_3B_2B_1B_0$ controlan los estados de los interruptores. A esta corriente se le permite que fluya a través de un amplificador operacional a un convertidor de corriente a voltaje para desarrollar V_{SAL} . El análisis




Figura 9.2 DAC básico en escalera R/2R

Detallado de este circuito no se realizará aquí, pero se puede demostrar que el valor de V_{SAL} está dado por la expresión

$$V_{SAL} = \frac{-V_{REF}}{8} \times B \quad (9.3)$$

Donde B es el valor de la entrada binaria, que puede variar de 0000 (0) a 1111 (15).

Ejemplo 9.4

Suponga que $V_{REF} = 5 \text{ V}$ para el DAC de la figura 9.2 ¿Cuáles son la resolución y salida a plena escala de este convertidor?

Solución

La resolución es igual al factor de ponderación del LSB, el cual se puede determinar estableciendo $B = 0001 = 1$ en la ecuación (9.2):

$$\begin{aligned} \text{resolución} &= \frac{-5 \text{ V} \times 1}{8} \\ &= -0.625 \text{ V} \end{aligned}$$

La salida a plena escala ocurre para $B = 1111 = 15_{10}$ - Empleando de nuevo ecuación (9.3),

$$\begin{aligned}\text{límite de escala} &= \frac{-5 \text{ V} \times 15}{8} \\ &= -9.375 \text{ V}\end{aligned}$$

9.3 Estudio del DAC 0800.

El DAC-08 es un DACM rápido y económico, encapsulado en un DIP de 16 terminales. En la figura 9.3 se estudian sus principios de funcionamiento haciendo referencia a la tarea que se realiza en sus terminales.

9.3.1 Terminales de alimentación

Las terminales 13 y 3 son las terminales de alimentación positiva y negativa, respectivamente, y su valor puede ir de ± 4.5 a ± 18 V. Deben conectarse con capacitores de $0.1 \mu\text{F}$, como se muestra en la figura 9.3a.

9.3.2 Terminal de referencia (multiplicadora)

La flexibilidad del DAC-08 aumenta si en vez de una entrada de referencia se utilizan *dos* de ellas. Las terminales 14 y 15 trabajan con voltajes de referencia tanto positivos como negativos. En el caso de la figura 9.3(a) existe una entrada de voltaje de referencia positivo.


El usuario puede ajustar la corriente de escalera de entrada, I_{ref} , muy fácilmente, desde $4 \mu\text{A}$ hasta 4 mA ; su valor característico es de 2 mA .

$$I_{\text{ref}} = \frac{V_{\text{ref}}}{R_{\text{ref}}} \quad (9.4)$$

9.3.3 Terminales de la entrada digital

En las terminales de la 5 a la 12 se encuentran las terminales de las entradas digitales. La número 5 es la del bit más significativo (MSB), D_7 . La terminal 12 es la del LSB, D_0 . Las terminales son compatibles con TTL o CMOS. La entrada lógica "0" es de 0.8 V , o menos. El "1" lógico es de 2.0 V , o más, independientemente de los voltajes de la fuente de alimentación. Por lo general, la terminal 1, V_{LC} está conectada a tierra. Y también se utiliza para ajustar el voltaje de *umbral de entrada lógica*, V_{TH} , de acuerdo con la igualdad: $V_{\text{TH}} = V_{\text{LC}} + 1.4 \text{ V}$.

Estas entradas digitales controlan ocho interruptores de corriente internos.



(a) DAC-08 alabrado para voltajes de salida positiva.

| | Entradas digitales | | | | | | | | Salida analógica | |
|--------------|--------------------|----------------|----------------|----------------|----------------|----------------|----------------|----------------|------------------|----------------|
| | D ₇ | D ₆ | D ₅ | D ₄ | D ₃ | D ₂ | D ₁ | D ₀ | I _{sal} | V _o |
| LSB | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 7.812 μA | 39 mV |
| Escala media | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1.000 mA | 5.0 V |
| Escala total | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1.992 mA | 9.96 V |

(b) Resumen de los ejemplos 14-7 y 14-8.

Figura 9.3 (a) conexión de un DAC-08 de 8 bits para el caso de un voltaje unipolar. Los valores de I_{sal} son los que aparecen en (b) y corresponden a tres palabras de entrada digitales. El amplificador operacional convierte I_{sal} al voltaje V_o .

9.3.4 Corrientes de salida analógica

En la figura 9.3 se muestran dos terminales de salida para corriente, lo que da mayor versatilidad al DAC-08. La terminal 4 conduce la corriente de salida, \hat{I}_{sal} , y la terminal 2 conduce el complemento de dicha corriente, \hat{I}_{sal} . Si un interruptor interno está en la posición "1", la corriente de escalón de la escalera fluye por el canal de \hat{I}_{sal} . Si está en la posición "0", la corriente de la escalera fluye en el canal \hat{I}_{sal} .

El valor de la corriente de 1 LSB (resolución) se calcula de la siguiente manera:

$$\text{resolución} = (\text{valor de 1 LSB}) = \frac{V_{ref}}{R_{ref}} \times \frac{1}{2^n} \quad (9.5a)$$

I_{sal} se calcula con la ecuación:

$$I_{sal} = (\text{valor de 1 LSB}) \times D \quad (9.5b)$$

En la que D es el valor decimal de la palabra de entrada digital. La corriente de salida a escala total en el canal de salida, terminal 4, se produce cuando la entrada digital es de 11111111, con lo cual $D = 255$. Se designará esta corriente como I_{FS} , en donde:

$$I_{FS} = (\text{valor de 1 LSB}) \times 255 \quad (9.6a)$$

La suma de todas las corrientes de escalón del DAC-08 es igual a I_{FS} . Dado que esta suma está formada siempre por I_{sal} e \hat{I}_{sal} , el valor de esta última es:

$$\overline{I_{sal}} = I_{FS} - I_{sal} \quad (9.6b)$$

Ejemplo 9.5

Calcule: (a) la corriente de entrada de escalera, I_{ref} , del DAC-08 de la figura 9.3; (b) el valor de la corriente para 1 LSB.

Solución (a) De la ecuación (9.4):

$$I_{ref} = \frac{10 \text{ V}}{5 \text{ k}\Omega} = 2 \text{ mA}$$

(b) De la ecuación (9.5a):

$$\text{valor actual de 1 LSB o resolución} = \frac{10 \text{ V}}{5 \text{ k}\Omega} \times \frac{1}{2^8} = 7.812 \mu\text{A}$$

Ejemplo 9.6

Calcule los valores de I_{sal} e \hat{I}_{sal} para el caso del circuito DAC-08 de la figura 9.3. Las palabras de entrada digital son: (a) 00000001; (b) 10000000; (c) 11111111.

Solución En el ejemplo 9.5 se obtuvo que el valor de la resolución de salida de corriente era de $7.812 \mu\text{A/bit}$. Con base en la ecuación (9.6a), calcule I_{FS} .

$$I_{FS} = (\text{resolución}) 255 = 7.812 \mu\text{A} \times 255 = 1.992 \text{ mA}$$

El valor de D es de 1 para (a); 128 para (b); 255 para (c). Mediante la ecuación (9.5b) se calcula I_{sal} :

- (a) $I_{sal} = 7.812 \mu\text{A} \times 1 = 7.812 \mu\text{A}$ para una entrada 00000001
- (b) $I_{sal} = 7.812 \mu\text{A} \times 128 = 1.000 \text{ mA}$ para una entrada 10000000
- (c) $I_{sal} = 7.812 \mu\text{A} \times 255 = 1.992 \text{ mA}$ para una entrada 11111111

De la ecuación (9.6b):

- (a) $\overline{I_{sal}} = 1.992 \text{ mA} - 7.812 \mu\text{A} = 1.984 \text{ mA}$
- (b) $\overline{I_{sal}} = 1.992 \text{ mA} - 1.0 \text{ mA} = 0.992 \text{ mA}$
- (c) $\overline{I_{sal}} = 1.992 \text{ mA} - 1.992 \text{ mA} = 0$

Los resultados obtenidos en los ejemplos 9.5 y 9.6 se tabulan en la figura 9.3(b)

9.3.5 Voltaje de salida unipolar

En la figura 9.3(a), la corriente de salida del DAC-08, I_{sal} , se convierte a un voltaje de salida, V_o , mediante un amplificador operacional externo y una resistencia, R_f . El voltaje de salida tiene una resolución de:

$$\text{resolución} = \frac{V_{ref}}{R_{ref}} \times R_f \times \frac{1}{2^n} \quad (9.7a)$$

Y V_o se calcula con la expresión:

$$V_o = \text{resolución} \times D = I_{sal} R_f \quad (9.7b)$$

Ejemplo 9.7

En el caso del circuito DAC-08 de la figura 9.3(a) calcule V_o para las siguientes entradas: (a) 00000001; (b) 11111111.

Solución De la ecuación (9.7a):

$$\text{resolución} = (10 \text{ V}) \frac{5 \text{ k}\Omega}{5 \text{ k}\Omega} \times \frac{1}{256} = 39.0 \text{ mV/bit}$$

(a) De la ecuación (9.7b), con un valor de $D = 1$:

$$V_o = 39.0 \text{ mV} \times 1 = 39.0 \text{ mV para una entrada 00000001}$$

(b) El valor de $D = 255$. De la ecuación (9.7b):

$$V_o = 39.0 \text{ mV} \times 255 = 9.961 \text{ V para una entrada 11111111}$$

9.3.6 Voltaje de salida analógica bipolar

La versatilidad del DAC-08 se puede observar cuando se conecta de manera que con él se obtenga un voltaje de salida analógico bipolar como respuesta a una palabra de entrada digital [figura 9.4(a)]. El amplificador operacional y dos resistencias convierten la *diferencia* entre I_{sal} e \hat{I}_{sal} en un voltaje V_o :

$$V_o = (I_{\text{sal}} - \hat{I}_{\text{sal}})R_f \quad (9.8)$$

\hat{I}_{sal} impulsa a V_o a un valor positivo, en tanto que I_{sal} lo impulsa a un valor negativo. Si la palabra de entrada digital aumenta en 1 bit, \hat{I}_{sal} aumenta en 1 LSB. Por otra parte, I_{sal} debe, en consecuencia, *disminuir* 1 LSB. Por lo tanto, la corriente de salida diferencial cambia en 2 LSBs; es decir, es de esperarse que el rango del voltaje de salida bipolar sea el doble del de una salida unipolar.

En la figura 9.4(a) V_{ref} se aumenta ligeramente, de manera que I_{ref} aumenta a 2.048 mA [ecuación (9.4)]. Lo anterior provoca el aumento del valor de la corriente de 1 LSB a un valor de 8 μA uniforme [ecuación (9.5a)]. Mediante un ejemplo se mostrará cómo responde el voltaje de entrada a las entradas digitales.

Ejemplo 9.8

Calcule el valor de V_o del circuito de la figura 9.4(a), correspondiente a las siguientes entradas: (a) 00000000; (b) 01111111; (c) 10000000; (d) 11111111.

Solución El valor de la corriente correspondiente a 1 LSB es de 8 μA . De la ecuación (9.6a), $I_{\text{FS}} = (8 \mu\text{A})255 = 2.040 \text{ mA}$.


(a) De la ecuación (9.5b), $I_{\text{sal}} = (8 \mu\text{A}) \times 0 = 0$. Por lo tanto, de la ecuación (9.6b), $\hat{I}_{\text{sal}} = 2.040 \text{ mA} - 0 = 2.04 \text{ mA}$. Calcular V_o mediante la ecuación (9.8):

$$V_o = (0 - 2.04 \text{ mA})(5 \text{ k}\Omega) = -10.20 \text{ V}$$

Se calculan los valores de I_{sal} , \hat{I}_{sal} y V_o correspondientes a (b), (c) y (d) y se resumen en la figura 9.4(b).

Conviene señalar que el voltaje de salida negativo a escala total con valor de -10.20 V se produce el caso en que todos los bits de entrada son ceros. Cuando todos los bits son unos lo que se obtiene es la salida a escala total positiva de 10.20 V. Obsérvese también que V_o nunca alcanza precisamente el valor de cero volts.

Cuando \hat{I}_{sal} tiene un valor inferior a \hat{I}_{sal} por $8 \mu A(01111111)$, V_o es igual a -40 mV . Dado que es lo más cerca que V_o está de 0 V desde la escala total negativa, $V_o = -40 \text{ mV}$ se conoce como cero negativo.



(a) DAC-08 conectado como voltaje de salida bipolar.

| | Entradas digitales | | | | | | | | Salidas analógicas | | |
|-----------------------|--------------------|-------|-------|-------|-------|-------|-------|-------|------------------------|------------------------------|-------------------|
| | D_7 | D_6 | D_5 | D_4 | D_3 | D_2 | D_1 | D_0 | $I_{sal} \text{ (mA)}$ | $\bar{I}_{sal} \text{ (mA)}$ | $V_o \text{ (V)}$ |
| Escala total negativa | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 2.040 | -10.20 |
| Cero negativo | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1.016 | 1.024 | -0.040 |
| Cero positivo | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1.024 | 1.016 | 0.040 |
| Escala total positiva | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 2.040 | 0 | 10.20 |

(b) Tabulación de las soluciones del ejemplo 14-9.

Figura 9.4 El amplificador operacional convierte las corrientes de salida complementarias de DAC-08 en voltajes de salida bipolares. El amplificador operacional se conecta como convertidor de corriente a voltaje diferencial.

9.4 Características de un ADC.


9.4.1 Ecuación de entrada-salida

En la figura 9.5(b) se gráfica la salida digital de un ADC ideal de 4 bits en función de un voltaje de entrada analógico. Al igual que en el caso de los DAC, la resolución de un ADC se define de dos maneras. Primera: la resolución es la cantidad máxima de códigos digitales de salida. Esta manera de definir la resolución del ADC es similar a la del DAC y a continuación se repite:


$$\text{resolución} = 2^n \quad (9.10a)$$

La resolución también se define como la relación del cambio necesario en el valor del voltaje de entrada, V_i para producir un cambio en la salida digital de 1 LSB. Si se conoce el valor del voltaje de entrada a escala total, V_{ifs} , necesario para producir una salida digital en la que todos los dígitos sean 1, la resolución se calcula de la siguiente manera:

$$\text{resolución} = \frac{V_{ifs}}{2^n - 1} \quad (9.10b)$$



(a) Símbolo de un ADC de 4 bits.



(b) Características de entrada-salida de un ADC.

Figura 9.5 Símbolo de circuito y características de entrada-salida de un DAC de 4 bits

La expresión más sencilla de la ecuación de entrada-salida de un ADC es la siguiente:

$$\text{código de salida digital} = \text{equivalente binario de } D \quad (9.11)$$

En la cual D es el valor decimal de la salida digital; o bien, D es igual a la cantidad de bits presentes en la salida digital; D se calcula mediante la expresión:

$$D = \frac{V_i}{\text{resolución}} \quad (9.12)$$

Ejemplo 9.9

La salida de un ADC de 8 bits está formada totalmente por unos cuando $V_i = 2.55 \text{ V}$. Calcule: (a) su resolución; (b) su salida digital. En ambos casos, $V_i = 1.28 \text{ V}$.

Solución (a) De la ecuación (9.10a):

$$\text{resolución} = 2^8 = 256$$

Y de la ecuación (9.10b):

$$\text{resolución} = \frac{2.55 \text{ V}}{2^8 - 1} = \frac{10 \text{ mV}}{\text{LSB}}$$

(a) De la ecuación (9.12):

$$D = \frac{1.28 \text{ V}}{10 \text{ mV/LSB}} = 128 \text{ LSBs}$$

De la ecuación (9.11):

$$\text{código de salida digital} = \text{equivalente binario de } 128 = 10000000$$

9.4.2 Error de cuantización

En la figura 9.5(b) se puede observar que la salida binaria es 0101 para todos aquellos valores de V_i que estén entre 4.5 y 5.5 V. Es inevitable que haya incertidumbre sobre el valor exacto de V_i cuando la salida es de 0101. A esta incertidumbre se la conoce como *error de cuantización*. Tiene un valor de $\pm \frac{1}{2}$ LSB. Se logra una mejor resolución aumentando la cantidad de bits, con lo que el error de cuantización disminuye.

Ejemplo 9.10

¿Cuánto vale el error de cuantización del ADC del ejemplo 4?

Solución En el ejemplo 4 se calculó el valor de la resolución como 10 mV por LSB. El error de cuantización es de $\pm 1/2$ de LSB o $\pm 5 \text{ mV}$.

9.5 ADC de escalera digital.

En una de las versiones más simples del ADC de la figura 9.6, se usa un contador binario como registro y permite que el reloj incremente el contador un escalón a la vez hasta $V_{AX} > V_A$. Se llama **ADC de rampa digital** porque la forma de onda en V_{AX} es una rampa (en realidad una escalera) escalón por escalón como la que se muestra en la figura 9.7. También se denomina *ADC tipo contador*.

En la figura 9.7 se muestra el diagrama de una ADC de rampa digital. Contiene un contador, un DAC, un comparador analógico y una compuerta AND de control. La salida del contador sirve como la señal activa en BAJO de fin de conversión *FDC*. Si suponemos que V_A , el voltaje analógico que será convertido es positiva, la operación es la siguiente:

1. Se aplica un pulso de INICIO para restablecer el contador a 0. El estado ALTO de INICIO también inhibe el escalón de los pulsos de reloj por la compuerta AND hacia el contador.
2. Con ceros en su entrada, la salida del DAC será $V_{AX} = 0$ V.
3. Como $V_A > V_{AX}$, la salida del comparador, *FDC*, será ALTA.
4. Cuando INICIO retorna a BAJO, la compuerta AND se habilita y los pulsos de reloj pasan hacia el contador.
5. A medida que el contador avanza, la salida del DAC, V_{AX} , se incrementa un escalón a la vez, como se muestra en la figura 9.7(b).
6. Esto continúa hasta que V_{AX} alcanza un escalón que excede V_A en una cantidad igual o mayor que V_r (comúnmente de 10 a 100 FDC). En este punto, *FDC* pasará a BAJO e inhibirá el flujo de pulsos hacia el contador y entonces éste dejará de contar.
7. Ahora el proceso de conversión está completo de acuerdo con lo señalado mediante la transición de ALTO a BAJO en *FDC* y el contenido del contador es la representación de V_A .
8. El contador mantendrá el valor digital hasta que el siguiente pulso de INICIO comience una nueva conversión.




FIGURA 9.6 Diagrama general de una clase de ADC.




Figura 9.7 ADC de rampa digital.

Ejemplo 9.11b

Suponga los siguientes valores para el DAC de la figura 9.7: frecuencia de reloj (CLK) = 1 MHz; $V_T = 0.1$ mV; DAC tiene salida a plena escala = 10.23 V entrada de 10 bits. Determine los siguientes valores.

- El equivalente digital obtenido por $V_A = 3.728$ V.
- El tiempo de conversión.
- La resolución de este convertidor.

Solución

(a) El DAC tiene entrada de 10 bits y una salida a plena escala de 10.23 V número total posible de escalones es $2^{10} - 1 = 1023$ y por lo tanto el del escalón es

$$\frac{10.23 \text{ V}}{1023} = 10 \text{ mV}$$

Esto significa que V_{AX} se incrementa en escalones de 10 mV cuando el contador cuenta hacia arriba desde 0. Como $V_A = 3.728$ V y $V_r = 0.1$ mV, V_{AX} debe alcanzar 3.7281 V o más antes que el comparador cambie a BAJO. Esto requerirá que

$$\frac{3.7281 \text{ V}}{10 \text{ mV}} = 372.81 = 373 \text{ escalones}$$

Entonces, a final de la conversión el contador retendrá el equivalente u de 373, que es 0101110101. Este es el equivalente digital deseado de 3.728 V, producido por este DAC.

(b) Se requirieron 373 escalones para completar la conversión. Así, ocurrieron 373 pulsos de reloj a la frecuencia de uno por microsegundo. Esto da un tiempo total de conversión de 373 μ s.

(c) La resolución de este convertidor es igual al tamaño del escalón del DAC, que es de 10 mV. En porcentaje es $1/1023 \times 100\% = 0.1\%$.

Ejemplo 9.11a

Para el mismo ADC del ejemplo 13a determine el intervalo aproximado de voltajes analógicos de entrada, que producirán el mismo resultado digital de $0101110101_2 = 373_{10}$

Solución

En la tabla 4 se muestra el voltaje de salida ideal para el DAC, V_{AX} , para varios de los escalones en el número 373 y alrededor de éste. Si V_A es ligeramente menor que 3.72 V (en una cantidad $< V_T$), entonces *FDC* no pasará a BAJO cuando V_{AX} alcance el escalón 3.72 V, pero pasará a BAJO en el escalón 3.73 V. Si V_A es ligeramente menor que 3.37 V (en una cantidad $< V_T$), entonces *FDC* no pasará a BAJO hasta que V_{AX} alcance el escalón 3.74 V. Así, siempre y cuando V_A se encuentre aproximadamente entre 3.72 y 3.73 V, *FDC* pasará a BAJO cuando V_{AX} alcance el escalón 3.73 V. El intervalo exacto de valores V_A es

$$3.72 \text{ V} - V_T \text{ a } 3.73 \text{ V} - V_T$$

pero como V_T es tan pequeño, podemos decir simplemente que el rango es aproximadamente de 3.72 a 3.73 V —un intervalo igual a 10 mV, la resolución del DAC. Esto se ilustra en la figura 9.8.




Figura 9.8 Ejemplo 13b

Tabla 4

| Escalón | $V_{AX}(V)$ |
|---------|-------------|
| 371 | 3.71 |
| 372 | 3.72 |
| 373 | 3.73 |
| 374 | 3.74 |
| 375 | 3.75 |

Resolución y exactitud del A/D

Es muy importante comprender los errores asociados cuando se lleva a cabo cualquier clase de medición. Una fuente de error inevitable en el método de rampa digital es que el tamaño del escalón o resolución del DAC interno es la unidad menor de medición. Imagine tratar de medir las estaturas de jugadores de básquetbol haciéndolos que se paren junto a una escalera con escalones de 12 pulgadas y asignándoles la altura del primer escalón que sobrepase su cabeza. ¡Cualquier jugador con una estatura de más de 6 pies sería medido con una altura de 7 pies! Del mismo modo, el voltaje de salida V_{AX} es una forma de onda en escalera que sube en escalones discretos hasta que excede el voltaje de entrada, V_A . Si se reduce el tamaño del escalón se puede aminorar el error potencial, pero siempre habrá una diferencia entre la cantidad real (analógica) y el valor digital asignado. A esto se le llama **error de cuantización**. Así, V_{AX} es una aproximación del valor de V_A y lo mejor que podemos esperar es que V_{AX} esté dentro de 10 mV de V_A si la resolución (tamaño del escalón) es de 10 mV. Este error de cuantización, que se puede reducir incrementando el número de bits en el contador y en el DAC, a veces se especifica como un error de +1 LSB, lo que indica que el resultado podría estar errado hasta por un valor igual al factor de ponderación del LSB.

Desde otro punto de vista, la entrada V_A puede adoptar un número *infinito* de valores de 0 V a F.S. Sin embargo, la aproximación V_{AX} sólo puede adoptar un número finito de valores discretos. Esto significa que un rango pequeño de valores V_A tendrá la misma representación digital. En el ejemplo 10-13B vimos que los valores de V_A de ≈ 3.72 V a ≈ 3.73 V requerirán 373 escalones, lo que da como resultado la misma representación digital. En otras palabras, V_A debe cambiar en 10 mV (la resolución) para producir un cambio en la salida digital.

Como sucede en el DAC, la *exactitud* no está relacionada con la resolución sino que depende de la precisión de los componentes del circuito, como el comparador, las resistencias de precisión del DAC e interruptores de corriente, las fuentes de alimentación de referencia, etcétera. Una especificación de error 0.01% F.S. indica que el resultado del ADC puede estar errado en 0.01% F.S. debido a componentes no ideales. Este error se debe, *además* del error de cuantificación, a la resolución. Estas dos fuentes de error por lo general son del mismo orden de magnitud para un ADC determinado.

Ejemplo 9.12

Un cierto ADC de ocho dígitos tiene una entrada a plena escala de 2.55 V (es decir, $V_A = 2.55$ V produce una salida digital de 11111111). Tiene un error especificado de 0.1% F.S. Determine la cantidad máxima en que puede diferir la salida V_{AX} de la entrada analógica.

Solución

El tamaño del escalón es $2.55 \text{ V} / (2^8 - 1)$, que es exactamente 10 mV. Esto significa que incluso si el DAC no tiene imprecisiones, la salida V_{AX} podría estar errada hasta en 10 mV porque V_{AX} puede cambiar sólo en escalones de 10 mV; este es el error de cuantización. El error especificado de 0.1% F.S. es $0.1\% \times 2.55 \text{ V} = 2.55 \text{ mV}$: esto significa que el valor V_{AX} puede estar errado hasta por 2.55 mV debido a imprecisiones de los componentes. Así, el error total posible podría ser hasta de $10 \text{ mV} + 2.55 \text{ mV} = 12.55 \text{ mV}$.

Por ejemplo, suponga que la entrada analógica fue 1.268 V. Si la salida del DAC fuera perfectamente exacta, la escalera pararía en el 127^o escalón (1.27 V) Pero digamos que V_{AX} estaba errado por -2 mV, por lo que fue 1.268 V en el 127^o escalón. Éste no sería lo suficientemente grande como para detener la conversión pararía en el 128^o escalón. Así, la salida digital sería $10000000_2 = 128_{10}$ para una entrada analógica de 1.268 V, un error de 12 mV.

Tiempo de conversión, t_c

El tiempo de conversión se muestra en la figura 9.7(b) como el intervalo entre el fin del pulso de INICIO y la activación de la salida FDC . El contador empieza el conteo desde 0 hasta que V_{AX} excede V_A , punto en el cual FDC pasa a BAJO para terminar el proceso de conversión. Debe estar claro que el valor del tiempo de conversión, t_c , depende de V_A . Un valor mayor requerirá más escalones antes que el voltaje de rampa exceda V_A .

El tiempo de conversión máximo ocurrirá cuando V_A esté apenas por debajo del límite de escala, de modo que V_{AX} deba pasar al último escalón para activar FDC . Para un convertidor de N bits esto será

$$t_c(\text{máx}) = (2^N - 1) \text{ ciclos de reloj}$$

Por ejemplo, el ADC en el ejemplo 9.7A tendría un tiempo de conversión máximo de

$$t_c(\text{máx}) = (2^{10} - 1) \times 1 \mu\text{s} = 1023 \mu\text{s}$$

Algunas veces se especifica el tiempo promedio de conversión, que es la mitad del tiempo de conversión máximo. Para el convertidor de rampa digital sería

$$t_c(\text{prom}) = \frac{t_c(\text{máx})}{2} \approx 2^{N-1} \text{ ciclos de reloj}$$

La desventaja principal del método de rampa digital es que en esencia el tiempo de conversión se incrementa al doble por cada bit que se agrega al contador, de modo que la resolución se puede mejorar sólo a costa de un t_c mayor. Lo anterior hace que este tipo de ADC sea inadecuado para aplicaciones en las que se deben realizar conversiones repetitivas de A/D de una señal analógica que cambia rápidamente. Sin embargo, para aplicaciones de baja velocidad la relativa sencillez del convertidor de rampa digital es una ventaja sobre los ADCs de mayor velocidad y complejidad.

Ejemplo 9.13

¿Qué sucederá con la operación de un ADC de rampa digital si la entrada analógica V_A es mayor que el valor a plena escala?


Solución.

Si nos remitimos a la figura 9.7 veremos claramente que la salida del comparador nunca pasará a BAJO, puesto que el voltaje de escalera nunca puede exceder V_A . Así, se aplicarán pulsos de manera continua al contador, de tal forma que contará repetitivamente desde 0 hasta un máximo, se reciclará a 0, nuevamente contará hacia arriba, etcétera. Esto producirá formas de onda de escalera repetitivas en V_{AX} pasando de 0 al límite de escala y este ciclo continuará hasta que V_A disminuya por abajo del límite de escala.


9.6 ADC de aproximaciones sucesivas.

El convertidor de aproximaciones sucesivas es uno de los ADCs más usados. Tiene una circuitería mayor y más compleja que el ADC de rampa digital, pero tiene un tiempo de conversión mucho más breve. Además, los convertidores de aproximaciones sucesivas (CAS) tienen un valor fijo de tiempo de conversión que no depende del valor de la entrada analógica.

La configuración básica, que se muestra en la figura 9.9(a), es similar a la de un ADC de rampa digital. Sin embargo, en el CAS no se usa un contador para proporcionar la entrada al bloque del DAC, sino que se emplea un registro. La lógica



(a)



(b)

Figura 9.9 ADC de aproximaciones sucesivas (a) diagrama de bloques simplificado; (b) diagrama de flujo de la operación.

de control modifica el contenido del registro bit por bit, hasta que los datos del registro son el equivalente digital de la entrada analógica V_A dentro de la resolución del convertidor. La secuencia básica de operaciones se puede ver en el diagrama de flujo de la figura 9.9(b). Seguiremos este diagrama de flujo a medida que veamos el ejemplo de la figura 9.10.

Para este ejemplo se ha elegido un convertidor simple de cuatro bits con tamaño del escalón de 1 V. Aunque la mayoría de los CAS prácticos tendrían más bits y menor resolución que el de nuestro ejemplo, la operación será exactamente la misma. En este punto usted ya deberá ser capaz de determinar que los cuatro bits del registro que alimentan al DAC tienen factores de ponderación de 8, 4, 2 y 1 V, respectivamente.

Suponiendo que la entrada analógica es $V_A = 10.4$ V. La operación inicia con la lógica de control borrando todos los bits del registro a 0, de modo que $Q_3 = Q_2 = Q_1 = Q_0 = 0$. Esto se expresará como $[Q] = 0000$. Lo anterior hace la salida del DAC $V_{AX} = 0$ V, como se indica en el tiempo t_0 en el diagrama de sincronización de la figura 9.10. Con $V_{AX} < V_A$, la salida del comparador es ALTA.

En el siguiente escalón (tiempo t_1), la lógica de control pone el MSB del registro a 1 de manera que $[Q] = 1000$. Esto produce $V_{AX} = 8\text{ V}$. Como $V_{AX} < V_A$, la salida COMP aún está en ALTO. Este ALTO le dice a la lógica de control que el posicionamiento del MSB no causó que V_{AX} excediera V_A , de modo que el MSB se mantiene en 1.

Ahora la lógica de control procede al siguiente bit inferior, Q_2 . Lo pone en 1 para producir $[Q] = 1100$ y $V_{AX} = 12\text{ V}$ en el tiempo t_2 . Como $V_{AX} > V_A$, la salida COMP pasa a BAJO. Este BAJO señala a la lógica de control que V_{AX} es demasiado grande y entonces ésta borra Q_2 de regreso a 0 en t_3 . Así, en t_3 el contenido del registro regresa a 1000 y V_{AX} retorna a 8 V.

El siguiente escalón en t_4 , donde la lógica de control fija el siguiente bit inferior Q_1 de manera que $[Q] = 1010$ y $V_{AX} = 10\text{ V}$. Con $V_{AX} < V_A$, COMP es ALTO y le dice a la lógica de control que mantenga Q_1 fija en 1.

El escalón final ocurre en t_5 , donde la lógica de control fija el siguiente bit inferior Q_0 de manera que $[Q] = 1011$ y $V_{AX} = 11\text{ V}$. Como $V_{AX} > V_A$, COMP pasa a BAJO para señalar que V_{AX} es demasiado grande y la lógica de control borra Q_0 de regreso a 0 en t_6 .

En este punto, todos los bits del registro han sido procesados, la conversión está completa y la lógica de control activa su salida FDC para señalar que el equivalente digital de V_A ahora está en el registro. Para este ejemplo, la salida digital




Figura 9.10 Ilustración de cómo opera un CAS de cuatro bits usando un DAC con tamaño del escalón de 1V y $V_A = 10.4\text{ V}$.

Para $V_A = 10.4\text{ V}$ es $[Q] = 1010$. Note que 1010 en realidad es equivalente a 10 V, lo cual es *menor que* la entrada analógica; esta es una característica del método de aproximaciones sucesivas. Recuerde que en el método de rampa digital la salida digital siempre fue equivalente a un voltaje que estaba en el escalón arriba de V_A .

Ejemplo 9.14

Un CAS de ocho bits tiene una resolución de 20 mV. ¿Cuál será su salida digital para una entrada analógica de 2.17 V?

$$2.17 \text{ V}/20 \text{ mV} = 108.5$$

De manera que el escalón 108 produciría $V_{AX} = 2.16 \text{ V}$ y el escalón 109 produciría 2.18 V . El CAS siempre da un V_{AX} final que está en el escalón *debajo de* V_A . Por lo tanto, para el caso de $V_A = 2.17 \text{ V}$, el resultado digital sería $108_{10} = 01101100_2$.

Tiempo de conversión

En la operación antes descrita, la lógica de control pasa a cada bit del registro, lo fija a 1, decide si debe mantenerlo o no en 1 y pasa al siguiente bit. El procesamiento de cada bit toma un ciclo de reloj, de modo que el tiempo de conversión total para un CAS de N bits será N ciclos de reloj. Es decir,

$$t_c \text{ para CAS} = N \times 1 \text{ ciclo de reloj}$$

Este tiempo de conversión será el mismo *sin importar el valor de* V_A . Esto se debe a que la lógica de control debe procesar cada bit para ver si se necesita o no un 1.

Ejemplo 9.15

Compare los tiempos de conversión máximos de un ADC de rampa digital de 10 bits y un ADC de aproximaciones sucesivas de 10 bits, si ambos utilizan una frecuencia de reloj de 500 kHz.

Solución

Para el convertidor de rampa digital el tiempo de conversión máximo es

$$(2^N - 1) \times (1^\circ \text{ ciclo de reloj}) = 1023 \times 2 \mu\text{s} = 2046 \mu\text{s}$$

Para un convertidor de aproximaciones sucesivas de 10 bits, el tiempo de conversión siempre es 10 periodos de reloj o

$$10 \times 2 \mu\text{s} = 20 \mu\text{s}$$

Así, es aproximadamente 100 veces más rápido que el convertidor de rampa digital.

Como los CAS tienen tiempos de conversión relativamente rápidos, su uso en aplicaciones de adquisición de datos permitirá que sean adquiridos más valores de datos en un intervalo determinado.

Esto puede ser muy importante cuando los datos analógicos están cambiando a una frecuencia relativamente rápida.

Debido a que muchos CAS se encuentran disponibles como CI, rara vez es necesario diseñar la circuitería de la lógica de control, por lo tanto no los analizaremos. Para quienes estén interesados en los detalles de la lógica de control, muchos manuales de datos de los fabricantes proporcionan suficientes detalles.

9.7 Estudio del ADC 0804.

Los ADCs los comercializan varios fabricantes de CI y cuentan con un amplio rango de características y rasgos de operación. Para tener una idea de lo que en realidad se usa en aplicaciones de sistemas analizaremos uno de los dispositivos más populares. En la figura 9.11 se muestra la configuración de pines del ADC0804, el cual es un CI CMOS de 20 pines que realiza conversión A/D usando el método de aproximaciones sucesivas. Algunas de sus características más importantes son:

- Tiene dos entradas analógicas, $V_{ENT(+)}$ y $V_{ENT(-)}$, que permiten tener **entradas diferenciales**. En otras palabras, la entrada analógica real, V_{ENT} , es la diferencia en los voltajes aplicados a estos pines ($V_{ENT \text{ analógico}} = V_{ENT[+]} - V_{ENT[-]}$). En mediciones en un solo punto, la entrada analógica se aplica a $V_{ENT (+)}$, en tanto que $V_{ENT (-)}$ está conectada a tierra analógica. Durante la operación normal, el convertidor usa $V_{cc} = +5 \text{ V}$ como voltaje de referencia y la entrada analógica puede variar de 0 a 5 V a límite de escala.

- Convierte el voltaje analógico de entrada a una salida digital de ocho bits. Las salidas digitales tienen búferes de triestado, de modo que se pueden conectar con facilidad en una configuración de bus de datos. Con ocho bits, la resolución es $5 \text{ V}/255 = 19.6 \text{ mV}$.

- Tiene un circuito interno generador de reloj que produce una frecuencia de $f = 1/(1.1RC)$, donde R y C son valores de componentes conectados externamente. Una frecuencia de reloj común es 606 kHz usando $R = 10 \text{ k}\Omega$ y $C = 150 \text{ pF}$. Si se desea se puede usar una señal de reloj externa conectándola al pin CLK IN.

H Si se usa una frecuencia de reloj de 606 kHz el tiempo de conversión es de aproximadamente $100 \mu\text{s}$.




Figura 9.11 ADC AD0804 de aproximaciones sucesivas de 8 bits con salidas de triestado. Los números entre paréntesis son los números de los pines de CI.

Tiene conexiones a tierra separadas para voltajes digitales y analógicos. El pin 8 es la tierra analógica que está conectado al punto de referencia común del circuito analógico el cual está generando el voltaje analógico. El pin 10 es la tierra digital que usan todos los dispositivos digitales en el sistema. (Note los símbolos distintos empleados para las tierras diferentes.) La tierra digital es inherentemente ruidosa debido a los cambios rápidos de corriente que ocurren cuando los dispositivos digitales cambian estados. Aunque no es necesario usar una tierra analógica separada, hacerlo asegura que el ruido de la tierra digital no cause conmutación prematura del comparador analógico dentro del ADC.

Este CI está diseñado para que se pueda interconectar fácilmente a un bus de datos de un microprocesador. Por esta razón, los nombres de algunas entradas y salidas del ADC0804 se basan en funciones que son comunes a sistemas con base en microprocesadores. Las funciones de estas entradas y salidas se definen como sigue:

- Selección del chip *CS*. Esta entrada debe estar en su estado activo en BAJO para que las entradas *RD* y *WR* tengan algún efecto. Con *CS* en ALTO, las salidas digitales están en el estado Hi-Z y no se puede llevar a cabo ninguna conversión.
- LEER *RD*. Esta entrada se usa para habilitar los búferes de salidas digitales. Con *CS* = *RD* = BAJO, los pines de salida digital tendrán niveles lógicos que representan

los resultados de la última conversión A/D. Luego la microcomputadora puede leer (buscar) este valor del dato digital en el bus de datos del sistema.

- **WRITE WR.** Se aplica un pulso BAJO a esta entrada para señalar el inicio de una nueva conversión. En realidad es una entrada de inicio de conversión. Se llama entrada **WRTE** porque en una aplicación común la microcomputadora genera un pulso de WRITE (similar al que se usa para escribir en memoria) que excita esta entrada.
- **INTERRUPCIÓN INTR.** Esta señal de salida pasará a ALTO al inicio de una conversión y retornará a BAJO para señalar el fin de la conversión. En realidad es una señal de salida de fin de conversión, pero se llama **INTERRUPCIÓN** porque en una situación común se envía a la entrada de **INTERRUPCIÓN** de un microprocesador para llamar la atención del microprocesador y hacerle saber que los datos del ADC están listos para su lectura.
- **V_{ref}/2.** Esta es una entrada opcional que se puede usar para reducir el voltaje interno de referencia y por lo tanto cambiar el intervalo analógico de entrada que el convertidor puede manejar. Cuando esta entrada no está conectada permanece en 2.5 V ($V_{cc}/2$) ya que V_{cc} se está usando como el voltaje de referencia. Conectando un voltaje externo a este pin, la referencia interna cambia al doble de ese voltaje y entonces el intervalo analógico de entrada cambia de igual forma. En la tabla 6 se muestra este hecho.
- **CLK OUT.** Para utilizar el reloj interno se conecta una resistencia a este pin y la señal de reloj aparece en éste.
- **CLK IN.** Se usa para la entrada externa de reloj o para una conexión de un capacitor cuando se usa el reloj interno.

Tabla 6

| V _{ref} /2 | Intervalo analógico de voltaje (V) | Resolución (mV) |
|---------------------|------------------------------------|-----------------|
| 0V | 0-2.5 | 19.6 |
| 2.5V | 0-5.0 | 17.6 |
| 5.0V | 0-10.0 | 15.7 |
| 10.0V | 0-20.0 | 11.8 |





Figura 9.12 (a) una aplicación de un ADC0804; (b) señales de sincronización comunes durante la operación de adquisición de datos.

En la figura 9.12 (a) se muestra una conexión común del ADC0804 a una microcomputadora en una aplicación de adquisición de datos. La microcomputadora controla cuándo debe tener lugar una conversión, generando las señales *CS* y *WR*. Luego adquiere los datos de salida del ADC generando las señales *CS* y *RD* después de detectar una TPN en *INTR*, lo que indica el fin de la conversión. Las formas de onda de la figura 9.12(b) muestran la actividad de la señal durante el proceso de adquisición de datos. Note que *INTR* pasa a ALTO cuando *CS* y *WR* son BAJOS, pero el proceso de conversión no inicia hasta que *WR* retorna a ALTO. Asimismo, note que las líneas de datos de salida del ADC están en su estado Hi-Z hasta que la microcomputadora activa *CS* y *RD*-, en ese punto se habilitan los búferes de datos del ADC de modo que los datos del ADC son enviados a la microcomputadora en el bus de datos. Las líneas de datos retornan al estado Hi-Z cuando *CS* o bien *RD* retorna a ALTO.

En esta aplicación del ADC0804, la señal de entrada varía en un intervalo de 0.5 a 3.5 V. Con el propósito de usar por completo la resolución de ocho bits, el A/D se debe acoplar a las especificaciones de las señales analógicas. En este caso el rango límite de escala es 3.0 V. Sin embargo, se desplaza de tierra en 0.5 V. El desplazamiento de 0.5 V se aplica a la entrada negativa $V_{ENT}(-)$, estableciendo éste como el valor de referencia de 0. El intervalo de 3.0 V se fija aplicando 1.5 V a $V_{ref}/2$, que establece V_{ref} como 3.0 V. Una entrada de 0.5 V producirá un valor digital de 00000000 y una entrada de 3.5 V producirá 11111111.

Otra preocupación importante cuando se conectan señales digitales y analógicas es el ruido. Observe que las trayectorias digitales y analógicas están separadas. Las dos tierras están conectadas en un punto que es muy próximo al convertidor A/D. Una trayectoria de muy baja resistencia conecta este punto directamente a la terminal negativa de la fuente de alimentación. También es una buena idea enrutar las líneas de alimentación positivas por separado de los dispositivos digitales y analógicos y emplear muchos capacitores de desacoplamiento (0.01 μF) muy cerca de cada conexión de la fuente a tierra del chip.

Bibliografía:

- (1) **Amplificadores Operacionales y Circuitos Integrados Lineales**, Coughlin-Driscoll, Pearson-PPH, Quinta Edición.
- (2) **Electrónica, teoría de circuitos y dispositivos electrónicos** Boylestad- Nashelsky, Pearson-PPH, Octava Edición.
- (3) **Sistemas Digitales principios y aplicaciones**, Ronald J. Tocci. PPH, Sexta Edición.
- (4) **Principios de Electrónica**; Malvino, Albert Paul; Mc Graw-Hill.
- (5) **Diseño Electrónico**; Savant, Roden, Carpenter; Addison-Wesley Iberoamericana.
- (6) **El Amplificador Operacional**; Forcada, Julio G.; Alfaomega.
- (7) **Circuitos Electrónicos Discretos E Integrados**; Schilling-Belove; Marcombo.