Por favor, use este identificador para citar o enlazar este ítem: https://ri-ng.uaq.mx/handle/123456789/8577
Registro completo de metadatos
Campo DC Valor Lengua/Idioma
dc.rights.licensehttp://creativecommons.org/licenses/by-nc-nd/4.0es_ES
dc.contributorJosé Marcelino Gutiérrez Villaloboses_ES
dc.creatorJuan Pablo Mateos Paulladaes_ES
dc.date2022-11-25-
dc.date.accessioned2023-06-06T18:59:26Z-
dc.date.available2023-06-06T18:59:26Z-
dc.date.issued2022-11-25-
dc.identifier.urihttps://ri-ng.uaq.mx/handle/123456789/8577-
dc.descriptionLa presente tesis propone una simplificación en el diseño de los bancos de pruebas para motores de inducción trifásicos que estamos acostumbrados a ver, tanto en libros de control de motores, como en modelos funcionales utilizados en la industria. Dicha simplificación no reduce las capacidades del circuito en cuanto al desempeño, ni en procesamiento. La idea es tener las etapas de control, monitoreo y procesamiento de señales en un sólo circuito integrado, un FPGA SoC. Para justificar la hipótesis, se presenta un modelo práctico del sistema propuesto. Mismo que es explicado a detalle, incluyendo todo el proceso de diseño y las consideraciones teóricas que se tuvieron en cada etapa para poder obtener el resultado deseado. La propuesta de simplificar la arquitectura, usando como base la tecnología FPGA (Field Programmable Gate Array) SoC (System on Chip), de la marca Intel, qué será explicada en el documento. Por un lado, se conecta a una tarjeta de muestreo, qué contiene convertidores analógico digital (ADC), junto a una etapa de acoplamiento de señales de los mismos. Por otro lado, se conecta a un inversor trifásico de un kilovatio. El proceso de diseño y la justificación teórica de tanto la tarjeta de muestreo, como el inversor, también serán cubiertos más adelante. Finalmente, se mostrarán los resultados, para que en un futuro se pueda hacer su implementación con lógica difusa.es_ES
dc.formatAdobe PDFes_ES
dc.language.isospaes_ES
dc.publisherIngenieríaes_ES
dc.relation.requiresNoes_ES
dc.rightsAcceso Abiertoes_ES
dc.subjectIngeniería y Tecnologíaes_ES
dc.subjectCiencias Tecnológicases_ES
dc.subjectElectrónicaes_ES
dc.titleSimplificación de arquitectura para bancos de motores de inducción trifásicos con FPGA SoC, y su implementación para control difusoes_ES
dc.typeTesis de licenciaturaes_ES
dc.creator.tidcurpes_ES
dc.contributor.tidcurpes_ES
dc.creator.identificadorMAPJ950523HDFTLN00es_ES
dc.contributor.identificadorGUVM810110HGTTLR01es_ES
dc.contributor.roleDirectores_ES
dc.degree.nameIngeniería en Automatizaciónes_ES
dc.degree.departmentFacultad de Ingenieríaes_ES
dc.degree.levelLicenciaturaes_ES
Aparece en las colecciones: Ingeniería en Automatización

Ficheros en este ítem:
Fichero Descripción Tamaño Formato  
RI007543.pdf18.64 MBAdobe PDFVista previa
Visualizar/Abrir
Mostrar el registro sencillo del ítem


Los ítems de DSpace están protegidos por copyright, con todos los derechos reservados, a menos que se indique lo contrario.